8421码到余三循环码的转换电路仿真课设报告

东北大学秦皇岛分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生姓名：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。

输出为余三循环码2. 输出要具有数显功能三、设计报告的内容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。

设计建立在硬件和软件两个平台的基础上。

硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。

软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。

数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。

2.设计内容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。

列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。

然后根据卡诺图进行化简，得出最简表达式。

最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。

即可得到8421码对余三循环码的转换。

真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A——CX3=B——C——+ A——BCD+A——B——D——X2=A B——C——D——+A——B+A——C+A——DX1=A B——C——+A——BD+A——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。

数字电路与逻辑设计实验报告实验九8421码检测电路的设计姓名：_________学号：17XXXXXX班级：电子XXXX一、实验目的1. 了解检测电路的工作原理。

2. 进一步掌握同步时序电路的设计方法。

二、实验器件1、实验箱、万用表、示波器。

2、74LS73, 74LS74, 74LS00, 74LS20, 74LS197。

三、实验预习根据使用器件的不同, 我们可以设计出两种不同思路的电路. 米里时序电路:根据需求, 按照米里时序电路的设计流程得到触发器驱动方程. 首先画出状态转换图, 并对图做出适当简化.保留S0, S1, S3, S4 , S7, S8六个状态,并用3个JK触发器的2^3 = 8个状态中的6个表示它们,状态分配表如下图.将上面的状态转换和输出写成上述的代数形式有根据上表画出Q3,Q2,Q1,X的次态卡诺图, 并进而得到各个端口的驱动方程.Q1:化简得到Q1n+1 =Q2 n x Q——1——n + X——x Q2 n x Q1 n有J1 = Q2, K1 = (X——Q2)’Q2:化简得到Q2n+1 =Q——1——n x Q——2——n x Q——3——n + X——x Q2 n x Q——1——n 有J2 = Q——1——n x Q——3——n, K2 = (X——x Q——1——n)’Q3:化简得到Q3n+1 = Q——3——n Q1 n有J3 = Q1n, K3 = 1F:化简得到F = X Q3 n Q——1——n这样, 就能使用三个JK触发器构造一个8421码检测电路, 为保证正确性还可以添加一个74LS74触发器来保证X已经转变.用于仿真时的动态测试, 我们还需要一种16进制的串行输出计数器, 即按顺序串行输出0000->1000->0100…, 对每个数从最低位开始, 依次输出4个二进制数.我们可以借助计数器和寄存器实现该器件, 首先使用一个计数器实现4分频, 从已有的f频率,50占空比的时钟信号中获取f/4频率的, 12.5占空比的同相位脉冲信号. 再使用这两个时钟循环地执行计数->4次移位读数->置数的工作, 画出电路图如下所示.其输出波形的一个周期如下面的波形图所示:靠上信号为器件输出, 靠下信号为时钟脉冲, 容易看出经过64个时钟周期, 器件输出了从0000到1111的串行形式.把该输出作为8421检测电路的输入X, 得到电路图如下.其波形如下所示:可见在一整个0~15的序列中,只有6种数字引起了电路的非法脉冲, 分别是1010, 1011, 1100, 1101, 1110, 和1111, 仿真时由于给定时钟信号的固有问题, 无法从S0状态开始检验, 但仍然不影响我们仿真验证的完备性.摩尔型时序电路摩尔时序电路无需考虑输入,输出和状态之间的关系, 我们只需要使用寄存器和计数器来收集输入的信号, 并进行逻辑运算即可.我们使用3个JK触发器串行读取输入的X, 并设置计数器为4进制, 这样每当计数器从0计数到3时, 对三个触发器和X的状态执行一次逻辑运算, 如果满足”非BCD码”的条件,就输出一段脉冲.非BCD码的判断条件经化简后为: Q4(Q3+Q2)则输出脉冲信号的逻辑表达式: Q4(Q3+Q2)(QA QB)计数器清零条件:QC这样,使用3个JK触发器和一个197计数器, 就实现一个BCD码判断电路.使用上面的串行16进制输出器进行动态仿真,波形如下:其中最上面的波形为电路输出, 中间的波形为时钟信号, 下面的波形为串行16进制输出器产生的输入信号. 可见, 只有后6个波形出现非法脉冲, 判断电路正常工作.四、实验内容1、实验目的本实验要求设计一一个8421BCD码(串行输入)检测电路。

实验报告将8421码译为2421（B）码实验目的将8421 BCD码转换成2421码实验仪器EWB512软件实验原理见仿真电路图8421——2421.ewb实验内容1、分析要求、设定变量变量为Y0~Y9，要求在Y0~Y9之间取高低电压的变化，低电压为0，高电压为1 。

先设计8421编码线路，在将编号的8421码直接译为2421码。

2、列真值表——函数运算表Y0 Y1 Y2 Y3 A0 A1 A2 A30 0 0 0 0 0 0 00 0 0 1 0 0 0 10 0 1 0 0 0 1 00 0 1 1 0 0 1 10 1 0 0 0 1 0 00 1 0 1 0 1 0 10 1 1 0 0 1 1 00 1 1 1 0 1 1 11 0 0 0 1 1 1 01 0 0 1 1 1 1 13、写标准的与或表达式A0=M0+M03A1=M1+M13+M12+M123+M0+M03A2=M2+M23+M12+M123+M0+M03A3=M3+M23+M13+M123+M034、连接电路图5、通电实验感受：1、实验的结果是错的！首先我因为不会吧真值表译成与非表达式，然后是在后面直译为2421码的时候，电路的连接混乱了！造成最终结果出不来！2、将8421码译成十进制，再将十进制译成2421码！设想起来很简单，但是要实践起来还是有一定的难度的，因为我不会写将十进制的译为2421码的仿真电路。

而且，电路也更复杂！3、将8421码直译为2421码，电路连接起来比较少，但是也是很凌乱！最后都连乱了！4、通过本次实验，我学会了把真值表译为与或表达式了！。

十进制整数转8421def decTom8421(num):arry = [] #定义一个空数组，用于存放2整除后的商while True:arry.append(str(num % 2)) #用列表的append方法追加num = num // 2 #除2求num的值if num == 0: #若除后的值为0，那么退出循环breakreturn ("".join(arry[::-1])).rjust(4,'0')十进制转2421def decTom2421(num):if num in [0,1,2,3,4]:result_ = decTom8421(num)else:r= decTom8421(9-num)result_=''for i in range(len(r)):if r[i]=='0':result_+='1'else:result_+='0'return result_十进制转5421def decTom5421(num):arry= []arry.append(str(num // 5))arry.append(str(num % 5 //4))arry.append(str(num % 5 % 4 //2))arry.append(str(num % 5 % 4 %2 // 1))return "".join(arry[:])十进制转格雷码def decTogray(num):str1=decTom8421(num)result=''for i in range(3):if str1[-(i+1)]==str1[-(i+2)]:result+='0'else:result+='1'result+=str1[0]return result[::-1]十进制转余3码def decToyu3(num):return decTom8421(num+3)十进制转余3循环码def decToyu3xh(num):return decTogray(num+3)菜单def menu():print(''' 十进制转8421码，请按‘1’，并回车十进制转2421码，请按‘2’，并回车十进制转5421码，请按‘3’，并回车十进制转格雷码，请按‘4’，并回车十进制转余3码，请按‘5’，并回车十进制转余3循环码，请按‘6’，并回车''')def main():menu()c=int(input('请输入：'))num=(input('请输入一个十进制整数：'))final=''if c==1:print('十进制数{}转换为8421码为：'.format(num),end='')for i in range(len(num)):final=final+decTom8421(int(num[i]))+' 'elif c==2:print('十进制数{}转换为2421码为：'.format(num), end='')for i in range(len(num)):final =final+decTom2421(int(num[i]))+' 'elif c==3:print('十进制数{}转换为5421码为：'.format(num), end='')for i in range(len(num)):final =final+decTom5421(int(num[i]))+' 'elif c==4:print('十进制数{}转换为格雷码为：'.format(num), end='')for i in range(len(num)):final =final+decTogray(int(num[i]))+' 'elif c==5:print('十进制数{}转换为余3码为：'.format(num), end='')for i in range(len(num)):final =final+decToyu3(int(num[i]))+' 'else:print('十进制数{}转换为余3循环码为：'.format(num), end='')for i in range(len(num)):final =final+decToyu3xh(int(num[i]))+' 'print(final)if __name__=='__main__':main()input('按任意键结束')。

东北大学秦皇岛分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生姓名：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。

输出为余三循环码2. 输出要具有数显功能三、设计报告的内容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。

设计建立在硬件和软件两个平台的基础上。

硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。

软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。

数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。

2.设计内容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。

列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。

然后根据卡诺图进行化简，得出最简表达式。

最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。

即可得到8421码对余三循环码的转换。

真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A——CX3=B——C——+ A——BCD+A——B——D——X2=A B——C——D——+A——B+A——C+A——DX1=A B——C——+A——BD+A——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。

数电实验1实验报告项目一：倒计时定时器1、设计修改方案（1）加入分频网络分频采用74290芯片10分频级联，由于试验箱自身晶振提供50MHZ的时钟信号，所以需要利用分频分出500HZ用于扫描网络，分出1HZ用于计时器（2）首先用74244过7446接入8位数码管的a至g（3）实现60秒以内任意输入在十位和各位的74192计数器的指数端连接4个拨码开关，这样就可以随意输入倒计时的初始数值2、实验数据及仿真分析（1）完整电路图（附后）（2）仿真波形不接数码管译码器的数字结果：初始值为78可以看到十位数字从设定的7逐次递减为6、5、4…..，而各位在十位减1的周期内由9、8、7…逐次减为0。

符合倒计时定时器的要求。

且在计数减为00时，停止计时，指示灯由低电平转为高电平。

接译码器后数码管段选模拟波形：初始值78根据7段数码管的亮灭规律也可以看出，个位十位轮流显示，十位1、2、3号管亮显示为数字“7”，各位7段数码管全亮显示数字“8”，随后十位“7”在一段时间内不变，各位从数字“7”显示到数字“0（除7以外其他段数码管亮）”。

说明两位数码管显示正确。

（3）硬件测试管脚分配如下：由于拨码开关一共8个，置数开关S1，暂停开关S2占去两个，就只剩下6个拨码开关用来控制设置初始值。

由于要求60S以内，所以十位最高位和次高位默认接地，这样十位最多只能到6，各位4位个再用4个拨码开关进行控制，既可以完成60S以内任意数字设为初始计数值。

另外将计数停止口led1接13管脚，若计数结束，则红色LED灯全亮。

硬件测试：将电路按上述管脚分配拷入试验箱，拨码开关全关闭时，最左边两位数码管亮并显示两个数字“0”。

十位两位拨码开关拨为“10”，十位显示为4，各位的4位拨码开关拨为“0101”，各位显示数字“5”，此时计数器显示初始值为“45”，将S1分配的置数开关（右数第一个）由0拨为1，计时器从45变为44、43、42、41、40、39、38…..倒计时正常，将S2分配的暂停开关（右数第二个）由0拨为1，计时器停止到24不动，拨回后则继续由24开始倒计时。

东北大学分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。

输出为余三循环码2. 输出要具有数显功能三、设计报告的容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。

设计建立在硬件和软件两个平台的基础上。

硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。

软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。

数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。

2.设计容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。

列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。

然后根据卡诺图进行化简，得出最简表达式。

最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。

即可得到8421码对余三循环码的转换。

真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A——CX3=B——C——+ A——BCD+A——B——D——X2=A B——C——D——+A——B+A——C+A——DX1=A B——C——+A——BD+A——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。

数字逻辑电路》课程设计报告书题目名称：余三码和8421BCD码相互转化的逻辑电路学院：专业：机电工程学院电子信息工程班级：2016 级 1 班学号：1X01131XXX 姓名：XXX指导教师：XXX2018 年 6 月课程设计报告书1. 掌握组合逻辑电路的基本概念与结构。

2. 认识基本门电路 74LS08、74LS32、 74LS04、74LS48、 74LS27、74LS86的各端口，并能够正确的使用。

3. 了解 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码的工作原理， 调试及故障排除方法。

4. 掌握芯片间的逻辑关系，准确的进行连线。

设计内容：使用“与”门（ 74LS08）、“或”门（ 74LS32）、非门（ 74LS04）、 七段数码管译码器驱动器（ 74LS48）、三输入“或”门 74LS27、“异或门”74LS86，设计 8421BCD 码转换成余 3 码及余 3 码转换成 8421BCD 码。

根据题意，要将 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码 就必须得根据转换的规则来实现。

其中 8421BCD 码转换成余三码时， 8421BCD 码有0000—0110七种输入，另外有 1101—1111是 3 种输入，这三 种输入转换成余三码后用单个数码管无法进行显示； 余 3 码转换成 8421BCD 码时，余三码有0011—1111十三种输入，另外有 0000—0010 是三种输入单 一数码管无法显示的， 因此我们可以用这些无关小项来化简逻辑函数， 从而 得到优化的逻辑电路，正确的完成设计的要求。

功能说明：设 计 目 的设计 内容 及功能 说明集成电路名称及引脚符号74LS08 与门 74LS32 或门74LS27 三输入“或”74LS04 非门门设计内容及功能说明74LS48 七段数码管译码器驱动器8421BCD码转余3 码”设计步骤余3 码转8421BCD码”根据卡诺图，逻辑函数化简结果如下所示8421BCD码转余3 码”O3(A,B,C, D) A BD BC O2( A,B,C, D) BC BCDBD O1( A,B,C, D) CD CD O0( A,B,C,D) D “余3 码转8421BCD码” Y3(A,B,C, D) AB ACDY2(A,B,C, D) BC BCD BCD Y1(A, B,C,D) CDCD Y0(A, B,C,D) D 4. 画出组合逻辑电路设计步骤5. 调试从 A,B,C,D 端输入 8421BCD 码得到的 O3，O2，O1，O0和输入余 3 码得到的Y3，Y2，Y1，Y0如图所示，与预期结果相同。

竭诚为您提供优质文档/双击可除数字电路与逻辑设计实验报告篇一：北邮数字电路与逻辑设计实验报告北京邮电大学数字电路与逻辑设计实验报告学院：班级：姓名：学号：实验一QuartusII原理图输入法设计与实现一、实验目的：(1)熟悉QuartusII原理图输入法进行电路设计和仿真；(2)掌握QuartusII图形模块单元的生成与调用；(3)熟悉实验板的使用；二、实验所用器材：(1)计算机；(2)直流稳压电源；(3)数字系统与逻辑设计实验开发板。

三、实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。

(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。

(3)用3线-8线译码器（74Ls138）和逻辑门设计实现函数,仿真验证其功能，并下载到实验板测试。

要求用拨码开关设定输入信号，发光二极管显示输出信号。

四、实验原理图及仿真波形图(1)半加器半加器原理图仿真波形仿真波形图分析:根据仿真波形对比半加器真值表，可以确定电路实现了半加器的功能。

但我们也可以发现输出so出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。

（2）全加器全加器原理图仿真波形仿真波形图分析：根据仿真波形对比半加器真值表，可以确定电路实现了全加器的功能(2)741383线-8线译码器原理图仿真波形图仿真波形图分析;当且仅当Abc输入为000、010、100、111时，F=1,可知电路实现了函数。

实验二用VhDL设计与实现组合逻辑电路一、实验目的：（1）熟悉用VhDL语言设计时序逻辑电路的方法；（2）熟悉用QuartusII文本输入法进行电路设计；（3）熟悉不同的编码及其之间的转换。

二、实验所用器材：（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。

三、实验任务要求（1）用VhDL语言设计实现一个共阴极7段数码管译码器；（2）用VhDL语言设计一个8421码转余三码的代码转换器；（3）用VhDL语言设计设计一个四位2进制奇校验器。