门电路
- 格式:docx
- 大小:663.67 KB
- 文档页数:16
门电路的工作原理及相应的逻辑表达式
门电路是由逻辑门组成的电路,根据输入信号进行逻辑运算后输出结果信号。
常见的门电路包括与门、或门、非门、异或门等。
与门:当所有输入都为1时,输出为1;否则输出为0。
其逻辑表达式为Y = A ∧ B。
或门:当任一输入为1时,输出为1;否则输出为0。
其逻辑表达式为Y = A ∨ B。
非门:将输入信号取反,输出与输入相反的信号。
其逻辑表达式为Y = NOT A。
异或门:当输入信号不同时,输出为1;否则输出为0。
其逻辑表达式为Y = A XOR B。
逻辑表达式描述了输入与输出之间的关系,可以通过门电路实现对逻辑表达式的运算和控制。
实例讲解与门、或门、非门电路门电路是(数字电路)中最基本的逻辑单元。
它可以使输出(信号)与输入信号之间产生一定的逻辑关系。
在数字电路中,信号大都是用电位(电平)高低两种状态表示,利用门电路的逻辑关系可以实现对信号的转换。
最基本的门电路有与门电路,或门电路,非门电路等。
与门电路与门电路是指只有在一件事情的所有条件都具备时,事情才会发生。
与门电路的基本结构和逻辑符号见下图:在与门电路功能示意图中,只有在开关A和B都闭合时,灯才会亮,如果A和B中任意一个处于开路状态,灯就不会亮。
与门电路的真值表见下图:一般情况下,最简单的与门电路可以用(二极管)和(电阻器)组成。
由二极管和电阻器构成的与门电路见下图:图中A,B为两个输入变量,F为输出变量,当A,B均为高电平,F为高电平,A,B只要有一个为低电平,F就为低电平。
或门电路或门电路是指只要有一个或一个以上条件满足时,事情就会发生。
或门电路的基本结构和逻辑符号见下图:上图中,只要开关A,B中有一个闭合,(电流)就能通过开关进入灯,灯点亮,只有两个开关都断开,灯才不会亮。
或门电路真值表见下图:同与门电路一样,最简单的或门电路也是由二极管和电阻器构成的。
见下图:图中A,B为两个输入变量,F为输出变量。
当A,B均为低电平,F才为低电平,A,B只要有一个为高电平,或两个都为高电平,F为高电平。
非门电路非门电路又叫“否”运算,也称求“反”运算,因此非门电路又称为反相器。
非门电路的基本结构和逻辑符号见下图:在非门电路中,当开关A闭合时,电路短路,灯F不亮;如果开关断开,灯亮。
非门电路的真值表见下图。
最基本的非门电路是利用晶体三极管的开关特性构成的。
可以实现非逻辑关系。
由晶体三极管和外围元件组成的非门电路如下:上图中,A为输入变量,Y为输出变量,利用晶体三极管的反相放大特性,当A为低电平,三极管截止,输出端Y为高电平。
当输入高电平,三极管处于饱和区,输出端Y为低电平。
利用非门电路构成的反相器主要有三种,有DTL型、TTL型和C-MOS等,如下图所示。
八种门电路工作原理
1. 与门(AND Gate):当所有输入口的电平都为高电平时,
输出口为高电平;否则,输出口为低电平。
2. 或门(OR Gate):当任何一个输入口的电平为高电平时,
输出口为高电平;只有当所有输入口的电平都为低电平时,输出口为低电平。
3. 非门(NOT Gate):输出口的电平与输入口的电平相反。
4. 异或门(XOR Gate):当输入口的电平相异时,输出口为
高电平;否则,输出口为低电平。
5. 与非门(NAND Gate):当所有输入口的电平都为高电平时,输出口为低电平;否则,输出口为高电平。
6. 或非门(NOR Gate):当任何一个输入口的电平为高电平时,输出口为低电平;只有当所有输入口的电平都为低电平时,输出口为高电平。
7. 异或非门(XNOR Gate):当输入口的电平相异时,输出口为低电平;否则,输出口为高电平。
8. 三态门(Tri-state Gate):除了有高电平和低电平两种状态
之外,还具有第三种状态,即高阻态。
在该状态下,输入和输出之间的连接断开,使得输入不影响输出。
(以上为八种常见的门电路工作原理)。
门电路设计组合逻辑电路的方法门电路是数字电路中最基础的电路之一,它由若干个逻辑门组成,用于实现各种逻辑功能。
组合逻辑电路是由多个门电路按照一定的规则连接而成的电路,它的输出仅取决于当前输入的状态,与之前的输入状态无关。
在本文中,将介绍一种常用的方法来设计组合逻辑电路。
在设计组合逻辑电路之前,首先需要明确电路的功能需求,即确定电路的输入和输出信号的关系。
然后,根据这个关系,可以使用逻辑门来实现所需的功能。
常用的逻辑门有与门(AND)、或门(OR)、非门(NOT)、异或门(XOR)等。
其中,与门将两个输入信号都为1时输出为1,否则输出为0;或门则是两个输入信号中有一个为1时输出为1,否则输出为0;非门是对输入信号取反;异或门是两个输入信号相同时输出为0,不同时输出为1。
在设计组合逻辑电路时,可以将问题分解为几个较小的子问题,然后分别设计解决。
例如,要设计一个加法器电路,可以将它分解为一个半加器和多个全加器的组合。
半加器用于计算两个输入位的和与进位,而全加器则可以将多个半加器连接起来,实现多位数的加法运算。
在具体设计电路时,可以使用逻辑图来表示电路的结构和信号的传输。
逻辑图使用逻辑门和线连接来表示电路中的元件和信号传输路径。
在逻辑图中,每个逻辑门都有一个标识符,用于表示该门的类型,例如AND、OR等。
线则表示信号的传输路径,可以用直线或弯曲的线段表示。
在设计组合逻辑电路时,还需要考虑电路的延迟和时序问题。
电路的延迟是指输入信号改变后,输出信号发生变化所需要的时间。
时序问题则是指在电路中的不同部分之间有一定的时间差,可能导致错误的结果。
为了解决这些问题,可以使用触发器和时钟信号来同步电路的运行。
总结起来,设计组合逻辑电路的方法包括确定功能需求、选择适当的逻辑门、使用逻辑图表示电路、解决延迟和时序问题等。
通过合理的设计和组合,可以实现各种复杂的逻辑功能。
这种方法不仅适用于门电路,也可以应用于其他类型的数字电路设计。
门电路工作原理
门电路是一种基础的电子电路,它能够实现逻辑运算。
门电路的工作原理是基于数字逻辑运算的原理。
其中包括与门、或门、非门和异或门等不同类型的门电路。
首先,让我们来讨论与门的工作原理。
与门有两个输入端和一个输出端,只有当两个输入信号同时为高电平时,输出信号才为高电平;否则,输出信号为低电平。
这个原理可以用以下的真值表表示:
输入A 输入B 输出
0 0 0
0 1 0
1 0 0
1 1 1
下面是与门的电路图示意图:
┌───┐
│ │
A B
│ │
└───┘
│
▼
┌───┐
│ │
输出
│ │
└───┘
与门的工作原理是通过两个输入信号经过逻辑运算,通过晶体管或其他逻辑门元件的控制,实现输出信号的电平变化。
只有当两个输入信号同时为高电平时,门电路才会产生高电平输出,否则输出为低电平。
其他类型的门电路工作原理与与门类似,只是其逻辑运算规则有所不同。
例如,或门只有当两个输入信号中至少一个为高电平时,输出信号才为高电平。
非门则将输入信号的电平反转,当输入信号为高电平时,输出信号为低电平,反之亦然。
通过组合不同类型的门电路,我们可以实现更复杂的逻辑运算,从而搭建起计算机的基础。
门电路的工作原理是通过逻辑运算实现对输入信号的处理和转换,最终得到期望的输出信号。
门电路和触发器简介(1)门电路门电路可以看成是数字逻辑电路中最简单的元件。
目前有大量集成化产品可供选用。
最基本的门电路有3种:非门、与门和或门。
非门就是反相器,它把输入的O信号变成1,1变成O。
这种逻辑功能叫“非”,如果输入是A,输出写成P=Ao与门有2个以上输入,它的功能是当输入都是1时,输出才是1。
这种功能也叫逻辑乘,如果输入是A、B,输出写成P=Λ∙Bo或门也有2个以上输入,它的功能是输入有一个1时,输出就是1。
这种功能也叫逻辑加,输出就写成P=A+B。
把这三种基本门电路组合起来可以得到各种复合门电路,如与门加非门成与非门,或门加非门成或非门。
图1是它们的图形符号和真值表。
此外还有与或非门、异或门等等。
电平为O。
(2)触发器触发器实际上就是脉冲电路中的双稳电路,它的电路和功能都比门电路复杂,它也可看成是数字逻辑电路中的元件。
目前也已有集成化产品可供选用。
常用的触发器有D触发器和J—K触发器。
D触发器有一个输入端D和一个时钟信号输入端CP,为了区别在CP端加有箭头。
它有两个输出端,一个是Q一个是Q,加有小圈的输出端是Q端。
另外它还有两个预置端RD和SD,平时正常工作时要RD和SD端都加高电平1,如果使RD=O(SD仍为1),则触发器被置成Q=O;如果使SD=O(RD=I),则被置成Q=I因此RD端称为置O端,SD端称为置1端。
D触发器的逻辑符号见图2,图中Q、D、SD端画在同一侧;Q、RD画在另一侧。
RD和SD都带小圆圈,表示要加上低电平才有效。
D触发器是受CP和D端双重控制的,CP加高电平1时,它的输出和D的状态相同。
如D=O,CP来到后,Q=O;如D=I,CP来到后,Q=I。
CP脉冲起控制开门作用,如果CP=O,则不管D是什么状态,触发器都维持原来状态不变。
这样的逻辑功能画成表格就称为功能表或特性表,见图2。
表中Qn÷1表示加上触发信号后变成的状态,Qn是原来的状态。
"X"表示是。
ttl门电路的定义ttl门电路是一种基本的数字逻辑门电路,主要由晶体管和电阻组成。
ttl门电路具有高速、高稳定性和低功耗的特点,被广泛应用于数字电路中。
ttl门电路中最常见的是与门、或门和非门。
与门是一种逻辑门,其输出信号只有在所有输入信号都为高电平时才为高电平,否则为低电平。
与门的电路图由两个输入端和一个输出端组成,当且仅当两个输入信号同时为高电平时,输出信号才为高电平。
与门的真值表显示了不同输入组合下的输出状态。
或门是另一种常见的ttl门电路,其输出信号只有在任意一个输入信号为高电平时才为高电平,否则为低电平。
或门的电路图由两个输入端和一个输出端组成,只要任意一个输入信号为高电平,输出信号就会变为高电平。
或门的真值表显示了不同输入组合下的输出状态。
非门是最简单的ttl门电路,其输出信号与输入信号相反。
非门的电路图只有一个输入端和一个输出端,当输入信号为高电平时,输出信号为低电平;当输入信号为低电平时,输出信号为高电平。
非门的真值表显示了不同输入组合下的输出状态。
ttl门电路的工作原理是基于晶体管的开关特性。
晶体管是一种具有放大和开关功能的半导体器件,其内部包含三个电极:基极、发射极和集电极。
在ttl门电路中,晶体管的工作状态由输入信号控制,输入信号为高电平时,晶体管处于导通状态,输出信号为高电平;输入信号为低电平时,晶体管处于截止状态,输出信号为低电平。
ttl门电路的优点之一是其高速性能。
由于晶体管的快速开关特性,ttl门电路可以实现高速的信号处理和传输。
这使得ttl门电路在计算机和通信领域中得到广泛应用。
另一个优点是其高稳定性。
ttl门电路具有较高的抗干扰能力,可以有效地抵抗外界噪声和干扰信号。
这使得ttl门电路在工业控制系统和通信设备中具有稳定的工作性能。
ttl门电路还具有低功耗的特点。
由于晶体管在导通状态下的电流很小,ttl门电路的功耗相对较低。
这有助于降低电路的能耗,并提高系统的效率。
三、非门(反相器)图三为非门电路,它的逻辑功能是:输入为:“0”,输出为“1”,反之则反,由于ui与uo反相,所以又称反相器,其逻辑符号如图(b)所示,图中C1为加速电容,D1为箝位二极管,D2超抗饱和作用,原理是:当BG饱和时,ud>uc(通常ub为(0.7-0.8)伏,uc为 (0.1-0.3)伏),使D2导通,若D2压降为0.2伏,ub=-0.7伏,此时uc变为0.5伏,这就减轻了饱和深度,另外由于ID流入BG,就使 Ic增加,Ib减小,通过Ib自动调节作用,使电路能稳定地工作。
图四为非饱和式反相器,图五为几种常用反相器,它们的技术指标列于表一中图三、非门电路门电路(Gate Circuits)四、门电路使用注意事项电源要求 电源电压有两个电压:额定电源电压和极限电源电压 额定电源电压指正常工作时电源电压的允许大小:TTL电路为5V±5%(54系列5V±10%);CMOS电路为3~15V(4000B系列3~18V) 极限工作电源电压指超过该电源电压器件将永久损坏。
TTL电路为7V;4000系列CMOS电路为18V。
1、输入电压要求 输入高电平电压应大于VIHmin而小于电源电压;输入低电平电压应大于0V而小于VILmax。
输入电压小于0V或大于电源电压将有可能损坏集成电路。
2、输出负载要求 除OC门和三态门外普通门电路输出不能并接,否则可能烧坏器件; 门电路的输出带同类门的个数不得超过扇出系数,否则可能造成状态不稳定;在速度高时带负载数尽可能少; 门电路输出接普通负载时,其输出电流就小于IOLmax和IOHmax。
3、工作及运输环境问题 温度、湿度、静电会影响器件的正常工作。
74系列TTL可工作在0~70℃,而54系列为-40~125℃,这就是通常的军品工作温度和民品工作温度的区别; 在工作时应注意静电对器件的影响,一般通过下面方法克服其影响: 在运输时采用防静电包装;使用时保证设备接地良好;测试器件是应先开机再加信号、关机时先断开信号后关电源。
三极管门电路是使用三极管作为基本元件实现的逻辑门电路。
1.非门:当A为高电平时,T1导通,Y为低电平;当A为低电平时,T1截止,Y为高
电平。
2.与门:当A和B都为高电平时,T2和T3都导通,此时Y为高电平。
3.或门:在二极管或门基础上,可以加一个NPN三极管,也可以组成或门。
A和B只要
有一个高电平,T5就会导通,Y会由低电平变为高电平;当A和B都为低电平时,T5才截止,Y为低电平。
4.与非门:与非门由与门和非门组成。
5.或非门:用2个PNP三极管搭建的或非门。
以上信息仅供参考,建议咨询专业人士获取更准确的信息。
Edited by Foxit Reader Copyright(C) by Foxit Software Company,2005-2007 For Evaluation Only.门电路13.2 半导体二极管门电路 3.3 CMOS 门电路 3.1 概述 3.5 TTL 门电路第三章本章内容第三章3.1 概述门电路2门电路:指实现基本逻辑运算和复合逻辑运算的单元电路。
是数字电路的基本单元电路常用的门电路:与门、或门、非门、与非门,或非门、与或非门、 异或门等。
门电路中以高/低电平分别表示逻辑状态的1/0。
两种定义方法: 正逻辑:高电平表示1,低电平表示0 负逻辑:高电平表示0,低电平表示1高、低电平表示的是一定的 电压范围,不是一个固定值本书一律采用正逻辑第三章3.1 概述 获得高、低电平输出的基本原理:门电路3(a)单开关电路(b)互补开关电路 图 3.1.1 基本开关电路第三章3.1 概述 数字电路 最初:分立门电路门电路4 Integrated Circuits数字集成电路(IC)1、分立门电路:每个门都是用若干个分立的半导体器件和电阻、电容连接而 成的。
组成大规模的数字电路非常困难 2、数字集成电路 概念:采用半导体制作工艺,在一块较小的单晶硅片上制作上许多晶体管及电阻器、电 容器等元器件,并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。
Edited by Foxit Reader Copyright(C) by Foxit Software Company,2005-2007 For Evaluation Only.特点:体积小,重量轻,可靠性好。
第三章3.1 概述分类:门电路5按逻辑功能:与门、或门、非门、与非门,或非门、与或非门、异或门。
按制造工艺: 双极型:采用双极型半导体器件作为元件,速度快、负载能力强,但功耗较大、 集 成度较低。
主要有晶体管-晶体管逻辑电路(TTL) ,发射极耦合逻辑电路 (ECL) , 集成注入逻辑电路(I2L) 等。
实验一 门电路的电特性 一、 实验目的 1、在理解 CMOS 门电路的工作原理和电特性基础上,学习并掌握其电特性主要参数的测试方法。 2、在理解 TTL 门电路的工作原理和电特性基础上,学习并掌握其电特性主要参数的测试方法。 3、学习查阅集成电路芯片数据手册。 4、学习并掌握数字集成电路的正确使用方法。
二、 预习任务 1. 回顾上学期的“常用电子仪器使用”以及实验中用到的测试方法。回答下列问题: (1)如何调整函数信号发生器,使其输出100Hz、0~5V的锯齿波(三角波)信号? 答:首先调输出模式至三角波,再调节幅度调节按钮,使显示屏幅值处显示为5Vp-p,为了保证输出的三角波是0~5V,则还需设置偏置电压,调节偏置/最小值按钮,将最小值设置为0V,这样就可以输出0~5V的三角波;按频率范围选择按钮,将屏幕上频率调为读数为100Hz。若需要输出锯齿波,则要调节占空比, 以获得想要的波形。 (2)用示波器观测到如图1所示的a、b两个信号,假设此时示波器的垂直定标 (灵敏度)旋钮位置分别为1V/格和2V/格,请写出它们的最高值和最低值。
答:第一幅图最高值为 2V,最低值为-2V; 第二幅图最高值为 4V,最低值为 0。 (3) 电压传输特性曲线是指输出电压随输入电压变化的曲线。示波器默认的时基模式为“标准(YT)模式”显示的是电压随时间变化的波形,若要观测电压传输特性曲线,需改变示波器上哪些菜单或旋钮? 答:为观测电压传输特性曲线,需要将两相关的信号输入示波器的两个输入 端,并将模式调为Y-X模式。本次实验须将输入电压信号与输出电压信号分别作为X与Y,即可观测电压传输特性曲线。在Y-X工作模式下,示波器上显示的图样为以通道一的测量值(输入电压)为横坐标,通道二的测量值(输出电压)为 纵坐标的曲线,即为电压传输特性曲线。 (4) 用示波器观测两路信号时,如何调整示波器使波形稳定的显示在屏幕上? 答:<1>调节触发模式(电平、边沿、宽度),一般可使用边沿触发;可以旋转 “trigger”旋钮进行调节,使信号不再左右移动; <2>检查SOURSE触发源是否选择在当前信号输入通道挡,若不是就调节到该挡; <3>检查COUPPING触发耦合方式开关是否选择在DC档。若不是就调节到该挡。这样就确定采用内触发直流耦合,若是交流耦合则会虑去其中的直流分量,对结果造成影响。 <4>调节LEVER触发电平调节钮,并调节频率旋钮是使示波器的发生频率与信号频率匹配的功能,粗调和微调两种旋钮,先调整粗调,再调整微调旋钮, 使图像不再上下翻滚为止。使波形稳定; <5>若信号毛刺较多,可以加上噪声抑制和频率抑制; <6>若手动调节无法达到目的,可以尝试使用“autoset”按钮自动调节。 2.仔细阅读《数字电子技术基础》第三章相关内容,并结合各项任务完成以下内容。 (1)查阅数字集成电路74HC00和74LS00的数据手册,并画出引脚图。
74HC00 74LS00 (2)写出各测试电路中门电路的工作电压。 实验 门电路 工作电压
必做实验 CMOS 与非门CD4011
推荐 3VDC~15VDC
最大耐受- 0.5VDC~18VDC
选作实验
CMOS 与非门74HC00 2~6VDC
TTL 与非门74LS00 5VDC
(3)写出各测试电路输入信号的类型、频率、电压值。 门电路 实验任务 输入信号 类型 频率 电压值
CMOS 与非门CD4011
电压传输特性 三角波 100Hz 0~5v 输出低电平负载特性 直流电压 / 5V
传输延迟时间 方波 20kHz 0~5V 动态功耗 三角波 100Hz 0~5V CMOS 与非门74HC00 噪声容限 三角波 100Hz 0~5V
TTL 与非门74LS00 输入端负载特性 / / /
(4)列出各项任务记录数据的表格。 (5)根据必做任务4内容分析图6电路,试着给出取样电阻R的取值范围 R大概在1k以内即可
三、 实验任务 (一)、必做实验 1、CMOS 与非门 CD4011 的电压传输特性 2、测试 CMOS 与非门 CD4011 输出低电平负载特性 3、CMOS 与非门 CD4011 的传输延迟时间 tPHL、tplh
4、观察 CMOS 与非门 CD4011 的动态功耗
(二)、选作实验 1、CMOS 与非门 74HC00 的噪声容限 2、测量 TTL 与非门 74LS00 的输入端负载特性 四、 实验原理 1、 CMOS 与非门 CD4011 的电压传输特性 电压传输特性是指输出电压与输入电压之间的关系,根据电压传输特性曲线可以得到电路的状态和参数,高低电平、阈值电压、噪声容限均可以通过电压传 输特性曲线得到。 (1)输出高电平 VOH:是指与非门有一个或几个输入端接地或接低电平时的输出电平。 (2)输出低电平 VOL:是指与非门的所有输入端都接高电平时的输出电平。 (3)高电平噪声容限电压 VNH:VNH=VOHmin-VON,表示输入为高电平时所允许噪声电压
的最大值。 (4)低电平噪声容限电压 VNL:VNH=VOFF-VOLmax,表示输入为低电平时所允许噪声电
压的最大值。 (5)阈值电压 VTH:指电压传输特性转折区中点所对应的输入电压。测量电路如下
输入信号为 100Hz、0~5V 的锯齿波,利用示波器的 Y-X 模式观测电压传输特性曲线并记录,读取并标注阈值电压 VTH、输入噪声容限 VNH 和 VNL。 2、 测试 CMOS 与非门 CD4011 输出低电平负载特性
电路图如右 (1) 改变 RL 阻值,用逐点法画出 CMOS 与非门低电平输出特性曲线,参考取值如下
(2) 估算当 VDD 为 5V 时的导通电阻 RON
3、 CMOS 与非门 CD4011 的传输延迟时间 tPHL、tPLH
测试电路如下,输入信号为 20Khz 的方波信号,记录输入、输出波形和传输延迟
时间
4、 观察 CMOS 与非门 CD4011 的动态功耗 静态时,由于 CMOS 内部只有 N 沟道或 P 沟道导通,流过 MOS 管的电流近似为零,故静态功耗接近零。但是在输出高电压与输出低电压的转换过程中, 两个沟道会同时导通,会有瞬时电流,导致动态功耗不能忽略。 5、 CMOS 与非门 74HC00 的噪声容限 测试电路和测试方法同必做任务 1,观察并记录 74HC00 的电压传输特性曲线和输入噪声容限 VNH 和 VNL 试对实验现象作出分析。 6、 测量 TTL 与非门 74LS00 的输入端负载特性
五、 实验仿真 1、CMOS 与非门 CD4011 的电压传输特性 仿真电路 从下图的仿真结果我们可以看出,在 MULTISIM 中的电器元件均为理想元件,因
此电路实现的仿真特性较好,
2、测试 CMOS 与非门 CD4011 传输延迟时间 由高电平变为低电平的传输延迟时间为 tPHL=124.844us 由低电平变为高电平的传输延迟时间为 tPLH=112.360us 六、 实验记录表格 1、CMOS 与非门 CD4011 的电压传输特性 实验图像如下图所示:
通过实验图像可以看出,电压传输特性非常好,输出高电平和低电平几乎与横轴平行,并且跳变过程特别迅速,近似垂直于横轴,通过光标读出噪声容限和阈值如下: 通过示波器的光标读数的功能可以读出其中的阈值电压和噪声容限如下: 阈值电压 VTH 噪声容限 VNH 噪声容限 VNL
实验值 2.256V 2.144V 2.768V
阈值电压近似为最大电压值的一半,高低电平噪声容限之和基本上为最大电压值,可以看出噪声容限很大,中间的跳变过程可以近似忽略,因此说电压传输特性良好。 2、测试 CMOS 与非门 CD4011 输出低电平负载特性 根据 RL 所给出的参考值,设计一系列不同的 RL,测量出 VO 和 IOL,由于 IOL 不可以直接通过万用表或者是示波器直接测量,因此选择通过测量电阻两端的阻值
和电压来计算电流,并且由于万用表和示波器必须有接地端,因此为了测量 VOL.需要测量 VDD 和 VO,通过测量 VO、VDD 和计算 IOL,得到了如下表格的数据:
RON=VO/IOL,为了求出 RON,绘制出 VO—IOL 图像: RL /Ω 98k 24k 15k 10k 9.1k 8.2k 7.5k 5.1k 4.7k 3.6k 2.4k
VO /V 0.01 0.04 0.07 0.11 0.12 0.13 0.15 0.22 0.24 0.32 0.48
VDD/V 5.04 5.06 5.06 5.06 5.06 5.06 5.05 5.05 5.06 5.06 5.06
IOL /mA
0.05 1 0.20 9 0.33 3 0.49 5 0.54 3 0.60 0 0.65 3 0.94 9 1.02 1 1.31 7 1.90
8