LED可靠性测试
可靠性试验项目 项目 参考标准 检测目的 预处理PRE JESD22-A113F 模拟贴装产品在运输、贮存直到回流焊上整机受 到温度、湿度等环境变化的影响。此试验应在可 靠性试验之前进行，仅代表产品的封装等级。 湿气敏感等级试验MSL IPC/JEDEC J-STD-020 确定那些由湿气所诱发应力敏感的非气密固态 表面贴装元器件的分类, 以便对其进行正确的封 装, 储存和处理, 以防回流焊和维修时损伤元器 件。 稳态湿热THT GB/T2423.3 JESD22-A101 评定产品经长时间施加湿度应力和温度应力作 用的能力。 温度循环TCT JESD22-A104 GB/T 2423.22 评定产品封装承受极端高温和极端低温的能力， 以及极端高温和极端低温交替变化的影响。 高温试验HTST GB/T 2423.2 JESD22-A103 评定产品承受长时间高温应力作用的能力。 低温试验LTST GB/T 2423.1 JESD22-A119 评定产品承受长时间低温应力作用的能力。 高压蒸煮PCT JESD22-A102 评定产品封装的抗潮湿能力。 高速老化寿命试验(u)HAST JESD22-A110 JESD22-A118 评定非气密性封装在(无)偏置条件下的抗潮湿能 力。
回流焊Reflow JESD22-A113 评定产品在回流焊接过程中所产生之热阻力及 效应。 电耐久BURN-IN GB/T 4587 评定器件经长时间施加电应力（电压、电流）和 温度应力（产品因负载造成的温升）作用的能力。 高温反偏HTRB GB/T 4587 JESD22-A108 评定器件承受长时间电应力（电压）和温度应力 作用的能力。 耐焊接热SHT GB/T 2423.28 JESD22-B106 评定产品在其焊接时的耐热能力。 可焊性Solderability GB/T 2423.28 EIA/IPC/JEDEC J-STD-002 评定产品的可焊性能力。 锡须生长 Tin Whisker Test JESD201 JESD22-A121 评定产品承受长时间施加温湿度应力作用下锡 须生长情况。 电性测试Electrical Test GB/T 4589.1 GB/T 4587 GB/T 4586 GB/T 4023 GB/T 6571 评定产品电性能力。主要针对分立器件产品测 试。
1-3-半导体封装件的可靠性评价方法
半导体封装件的可靠性评价方法 Lunasus 科技公司，佐土原宽 Lunasus 科技公司细川丰 本章将依据半导体封装件可靠性评价的基本考虑方法，以故障机理为基础的实验条件介绍，并根据韦布图来解说可靠性试验下的（产品）寿命推导方法。 封装件开发及材料变化过程中的可靠性评价方法 为实现半导体封装件功能和电气特性的提高，在推动多引脚化的同时，也要发展高密度封装化下的小型、薄型化。最近，搭载多个芯片的SiP（System in Package，系统级封装）和芯片尺寸（与封装尺寸）非常相近的CSP（Chip Size Package，芯片级封装）已开始量产，封装件的构造多种多样。另外，为达成封装件低成本化和环保的要求，采用规格更高的封装件材料的开发正在活跃起来。但封装件构造的复杂化和新型材料的使用不能对制造品质和可靠性造成影响。这里将对新型封装件的开发和材料改变下的可靠性评价方法进行解说。 最近的半导体封装件多数属于树脂灌封型，对半导体单体的可靠性评价包括，高温保存（或动作）实验，耐湿性实验以及温度循环实验。另外，对于有可能要进行表面装配的高密度封装器型，需考虑焊接装配过程中的热应力情况，因此焊锡耐热性实验也是不可缺少的。这些可靠性试验，是对半导体封装件在实际使用过程中所预想发生的各种故障进行短时间评价的加速性实验方法。接下来需要先确定半导
体所发生的各种故障的主要加速原因是什么后才能进行实验。例如，对于树脂封装件来讲，湿度（水分）是造成硅芯片上金属线路受到腐蚀（图1）的主要原因之一，而温度可以加快水分浸入封装件内的速度，所以高温、高湿下的实验才有效果。与此同时，在电压也是故障主因的场合，有必要进行高温、高湿下的通电实验。 如上所述，对于封装件相关的各种故障，通过对机理的解析，找出加速实验的主要因子，设定合适的可靠性实验条件，这些就是可靠性评价的基础。 针对封装件构造的可靠性试验 正如开头所述，为实现封装件的高功能、高密度化，封装件的外观形状的主流是QFP（Quad Flat Package，四面扁平封装）和BGA
半导体封装件的可靠性评价方法 Lunasus 科技公司，佐土原宽 Lunasus 科技公司细川丰 本章将依据半导体封装件可靠性评价的基本考虑方法，以故障机理为基础的实验条件介绍，并根据韦布图来解说可靠性试验下的（产品）寿命推导方法。 封装件开发及材料变化过程中的可靠性评价方法 为实现半导体封装件功能和电气特性的提高，在推动多引脚化的同时，也要发展高密度封装化下的小型、薄型化。最近，搭载多个芯片的SiP（System in Package，系统级封装）和芯片尺寸（与封装尺寸）非常相近的CSP（Chip Size Package，芯片级封装）已开始量产，封装件的构造多种多样。另外，为达成封装件低成本化和环保的要求，采用规格更高的封装件材料的开发正在活跃起来。但封装件构造的复杂化和新型材料的使用不能对制造品质和可靠性造成影响。这里将对新型封装件的开发和材料改变下的可靠性评价方法进行解说。 最近的半导体封装件多数属于树脂灌封型，对半导体单体的可靠性评价包括，高温保存（或动作）实验，耐湿性实验以及温度循环实验。另外，对于有可能要进行表面装配的高密度封装器型，需考虑焊接装配过程中的热应力情况，因此焊锡耐热性实验也是不可缺少的。这些可靠性试验，是对半导体封装件在实际使用过程中所预想发生的各种故障进行短时间评价的加速性实验方法。接下来需要先确定半导
体所发生的各种故障的主要加速原因是什么后才能进行实验。例如，对于树脂封装件来讲，湿度（水分）是造成硅芯片上金属线路受到腐蚀（图1）的主要原因之一，而温度可以加快水分浸入封装件内的速度，所以高温、高湿下的实验才有效果。与此同时，在电压也是故障主因的场合，有必要进行高温、高湿下的通电实验。 如上所述，对于封装件相关的各种故障，通过对机理的解析，找出加速实验的主要因子，设定合适的可靠性实验条件，这些就是可靠性评价的基础。 针对封装件构造的可靠性试验 正如开头所述，为实现封装件的高功能、高密度化，封装件的外观形状的主流是QFP（Quad Flat Package，四面扁平封装）和BGA（Ball
Q/GSXH.Q. 质量管理体系第三层次文件1004.03-2001 可靠性试验规范
拟制：审核：批准： 海锝电子科技有限公司版次：C版 可靠性试验规范 1. 主题内容和适用范围 本档规定了可靠性试验所遵循的原则，规定了可靠性试验项目，条件和判据。 2. 可靠性试验规定 2.1 根据IEC国际标准，国家标准及美国军用标准，目前设立了14个试验项 目（见后目录〕。 2.2 根据本公司成品标准要求，用户要求，质量提高要求及新产品研制、工艺 改进等加以全部或部分采用上述试验项目。 2.3 常规产品规定每季度做一次周期试验，试验条件及判据采用或等效采用产 品标准；新产品、新工艺、用户特殊要求产品等按计划进行。 2.4 采用LTPD的抽样方法，在第一次试验不合格时，可采用追加样品抽样方 法或采用筛选方法重新抽样，但无论何种方法只能重新抽样或追加一次。 2.5 若LTPD=10％，则抽22只，0收1退，追加抽样为38只，1收2退。 抽样必须在OQC检验合格成品中抽取。 3．可靠性试验判定标准。
环境条件 (1)标准状态 标准状态是指预处理, 后续处理及试验中的环境条件。论述如下: 环境温度: 15~35℃ 相对湿度: 45~75% (2)判定状态 判定状态是指初测及终测时的环境条件。论述如下: 环境温度: 25±3℃ 相对湿度: 45~75% 4．试验项目。 目录 4.1 高温反向偏压试验------------------------------------ 第4页4.2 压力蒸煮试验------------------------------------ 第6页4.3 正向工作寿命试验------------------------------------ 第7页4.4 高温储存试验------------------------------------ 第8页4.5 低温储存试验------------------------------------ 第9页4.6 温度循环试验------------------------------------ 第10页4.7 温度冲击试验------------------------------------ 第11页4.8 耐焊接热试验------------------------------------ 第12页4.9 可焊性度试验------------------------------------ 第13页4.10 拉力试验------------------------------------ 第14页
可靠性试验的常用术语 Biil of material:BOM 材料清单 可靠性试验常用术语 试验名称英文简称常用试验条件备注 温度循环TCT —65C ~150C, dwell15min, 100cycles 试验设备采用气冷的方式，此温度设置为设备的极限温度 高压蒸煮PCT 121 C，100RH., 2ATM,96hrs 此试验也称为高压蒸汽，英文也称为autoclave 热冲击TST —65 C ~150C, dwell15min, 50cycles 此试验原理与温度循环相同，但温度转换速率更快，所以比温度循环 更严酷。 稳态湿热THT 85C ,85%RH., 168hrs 此试验有时是需要加偏置电压的，一般为Vcb=~, 此时试验为THBT。易焊性solderability 235C,2 ±此试验为槽焊法，试验后为1 0~40倍的显微镜下看管脚的上锡面积。 耐焊接热SHT 260C ,10 ±1s 模拟焊接过程对产品的影响。 电耐久Burn in Vce=, Ic=P/Vce,168hrs 模拟产品的使用。（条件主要针对三极管） 高温反偏HTRB 125C, Vcb=~, 168hrs 主要对产品的PN结进行考核。 回流焊IR reflow Peak C 高温贮存超声波检测225C) HTST SAT 泡、裂缝。但产品表面一定要平整。 IC 产品的质量与可靠性测试 、使用寿命测试项目Life test items 只针对SME产品进行考核，且最多只能做三次。 150C ,168hrs 产品的高温寿命考核。 检测产品的内部离层、气)：EFR, OLT (HTOL), LTOL
UESTC-Ning Ning 1 Chapter 2 Chip Level Interconnection 宁宁 芯片互连技术 集成电路封装测试与可靠性
UESTC-Ning Ning 2 Wafer In Wafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆) Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬) Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型) Lead Scan (LS 检测)Packing (PK 包装) 典型的IC 封装工艺流程 集成电路封装测试与可靠性
UESTC-Ning Ning 3 ? 电子级硅所含的硅的纯度很高，可达99.9999 99999 % ? 中德电子材料公司制作的晶棒( 长度达一公尺，重量超过一百公斤 )
UESTC-Ning Ning 4 Wafer Back Grinding ?Purpose The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process. ?Process Methods: 1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光 )
包装可靠性测试 1目的： 1.1评估包装箱在搬运，仓储，船运过程中经受挤压，堆积，跌落后是否还能保持原有的性能。 2适用范围 2.1所有提供给JCS的产品，且重量低于100磅（45KG）。 2.2检验产品在振动测试，跌落测试，抗压测试后的情况。 3程序 3.1准备工作 3.1.1根据产品测试要求，至少选择3个彩盒和3个外箱用于测试。 3. 1.2产品必须正确完好包装 3.1.3测试之前必须明确产品未损,功能完好 3.1.4如果工厂没有明确的测试设备,工厂必须在测试之前提供测试手册给JCS批复. 3.2接受标准 3.2.1测试后产品不能有任何外观上的缺陷和功能上的丢失. 3.2.2根据程序测试后,产品包装应良好. 3.2. 2.1外箱应紧贴彩盒,不应有松动. 3.2.
2.1.1外箱不应破裂,压碎,弯曲,具皱,潮湿,或毁坏,否则产品将被分发中心退回. 3.2. 2.2彩盒以任何形式破损,顾客都会认为包装不能承受压力,就不会购买,导致退货. 3.2. 2.3微小的包装损坏将进行评估,并以文件形式记录在案. 3.2.3所有测试必须根据测试规格,满足符合电器功能上,美学上和安全上的要求. 3.2.4如果测试失败,产品和包装将由工厂相应的工程师进行评估. 3.2. 4.1失败原因分析和校正措施应由JCS批准. 3.2. 4.2为了满足测试程序,可能对产品或包装进行修改. 3.3环境湿度测试 3.3.1所需设备 3.3. 1.1恒温恒湿箱 3.3.2测试样品数量要求 3.3. 2.1在QM或其他工程指示中列明 3.3.3实验室条件
3.1温度75±50 F.湿度(±10)% 3.3.4特征 3.3. 4.1所有测试产品都应和产品组装说明一致. 3.3. 4.2所有测试须满足测试规格上对电器和功能上的要求. 3.3. 4.3基于上述两点之外的案例，必须被记录在案并在报告中讨论 3.3.5要求 3.3. 5.1所有测试样品应完全遵从以下条件 3.3. 5.2温度测试条件： 1500F,40-60%条件下进行504小时 3.3. 5.3上架寿命,室内环境下静放168小时,然后检查产品质量. 3.3. 5.4根据以上条件,为保证产品保持一个高质量的外观,240小时后,产品包装不能脱落,标贴不能脱落,起皱,褪色.
关于Cu互连系统下迁移失效模式研究 张茂林201421030121 摘要 随着电子技术的飞速发展，功能多样、电路结构比较复杂的电子产品得到广泛的应用。电子产品是由各式各样的集成芯片连接成的，而一块集成电路芯片又由成千上万的乃至于上百万个器件通过金属互连线连接而成。当器件失效或者互连线失效，都可能会引起整个集成芯片的失效。如果为了复杂的电子系统能在非常恶劣的环境中长期工作，提高集成芯片的可靠性是非常有必要的。所以，集成电路金属铜互连系统的可靠性一直以来都是I C设计和制造研究的重点和热点。 [1][2] 1 引言 随着集成电路技术的发展，集成电路发展到纳米技术时代，铜互连技术已经成为决定集成电路可靠性、性能、成本和生产率的重要因素。一直以来电迁移被认为是铜互连系统可靠性中的一个很大的问题，但是在1987年的《国际可靠性物理论丛》中初次报告一种和电迁移不同的不良失效类型，这种失效类型是在互连线不通电，只在高温下（高于100℃）放置产生断线现象，原因主要是互连线和互连系统中的介质层材料的热膨胀系数（CTE）有很大差别，发生热失配，进而引起铜互连结构系统热应力缺陷，所以称为应力迁移或应力诱生空洞。目前，应力迁移对集成电路可靠性的影响是人们研究的重要内容之一。 2 铜互连的研究历程 互连（interconnect）是在硅芯片上集成分立的电子元器件，并把这些它们通过金属互连线连接起来形成比较完整的电路的工艺，其中金属互连线可以利用的材料有Al、Au、Ag、Cu 等，各种材料的物理性质如下表2.1所示。尽管用传统Al材料作为金属互连线的成本低、技术也很成熟、粘附性好、容易刻蚀、与P型半导体和N型半导体容易形成良好的欧姆接触。但是它容易发生电迁移，当工艺温度达到300℃左右的时候，Al薄膜上形成突起，穿透与之相邻的金属互连线之间的电介质层引起短路。从表2. 1得知金属Cu是作为集成电路金属互连
Biil of material:BOM 材料清单 可靠性试验常用术语 试验名称英文简称常用试验条件备注 温度循环 TCT －65℃~150℃, dwell15min, 100cycles 试验设备采用气冷的方式，此温度设置为设备的极限温度 高压蒸煮 PCT 121℃，100RH., 2ATM,96hrs 此试验也称为高压蒸汽，英文也称为autoclave 热冲击 TST －65℃~150℃, dwell15min, 50cycles 此试验原理与温度循环相同，但温度转换速率更快，所以比温度循环更严酷。 稳态湿热 THT 85℃,85%RH., 168hrs 此试验有时是需要加偏置电压的，一般为Vcb=~,此时试验为THBT。 易焊性 solderability 235℃,2±此试验为槽焊法，试验后为10~40倍的显微镜下看管脚的上锡面积。 耐焊接热 SHT 260℃,10±1s模拟焊接过程对产品的影响。 电耐久 Burn in Vce=, Ic=P/Vce,168hrs 模拟产品的使用。（条件主要针对三极管） 高温反偏 HTRB 125℃, Vcb=~, 168hrs 主要对产品的PN结进行考核。 回流焊 IR reflow Peak ℃ （225℃）只针对SMD产品进行考核，且最多只能做三次。高温贮存 HTST 150℃,168hrs 产品的高温寿命考核。 超声波检测 SAT --------- 检测产品的内部离层、气 泡、裂缝。但产品表面一定要平整。 IC产品的质量与可靠性测试 一、使用寿命测试项目（Life test items）：EFR, OLT (HTOL), LTOL 1）EFR:早期失效等级测试（ Early fail Rate Test ） 2）HTOL/ LTOL：高/低温操作生命期试验（High/ Low Temperature Operating Life ） O u二、环境测试项目（Environmental test items） 1）PRE-CON:预处理测试（ Precondition Test ）
一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、 光刻工艺。
10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装 陶瓷封装能提供高可靠度与密封性是利用玻璃与陶瓷及Kovar 或Alloy42合金引脚架材料间能形成紧密接合的特性。
芯片质量与可靠性测试 质量（Quality）和可靠性（Reliability）在一定程度上可以说是IC产品的生 命，好的品质，长久的耐力往往就是一颗优秀IC产品的竞争力所在。在做产品 验证时我们往往会遇到三个问题，验证什么，如何去验证，哪里去验证，这就 是what, how , where 的问题了。 解决了这三个问题，质量和可靠性就有了保证，制造商才可以大量地将产 品推向市场，客户才可以放心地使用产品。本文将目前较为流行的测试方法加 以简单归类和阐述，力求达到抛砖引玉的作用。 Quality 就是产品性能的测量，它回答了一个产品是否合乎SPEC的要求， 是否符合各项性能指标的问题；Reliability则是对产品耐久力的测量，它回答了 一个产品生命周期有多长，简单说，它能用多久的问题。所以说Quality解决的 是现阶段的问题，Reliability解决的是一段时间以后的问题。 知道了两者的区别，我们发现，Quality的问题解决方法往往比较直接，设 计和制造单位在产品生产出来后，通过简单的测试，就可以知道产品的性能是 否达到SPEC 的要求，这种测试在IC的设计和制造单位就可以进行。相对而 言，Reliability的问题似乎就变的十分棘手，这个产品能用多久，who knows? 谁 会能保证今天产品能用，明天就一定能用？为了解决这个问题，人们制定了各 种各样的标准，如 MIT-STD-883E Method 1005.8 JESD22-A108-A EIAJED- 4701-D101 等等，这些标准林林总总，方方面面，都是建立在长久以来IC设计，制造和使用的经验的基础上，规定了IC测试的条件，如温度，湿度，电压，偏压，测试方法等，获得标准的测试结果。这些标准的制定使得IC测试变得不再盲目，变得有章可循，有法可依， 从而很好的解决的what，how的问题。而Where的问题，由于Reliability的测试需要 专业的设备，专业的器材和较长的时间，这就需要专业的测试单位。这种单位提供专业的测试机台，并且根据国际标准进行测试，提供给客户完备的测试报告，并且力求准确的回答Reliability的问题 在简单的介绍一些目前较为流行的Reliability的测试方法之前，我们先来认 识一下IC产品的生命周期。典型的IC产品的生命周期可以用一条浴缸曲线 （Bathtub Curve）来表示，如图所示 Region (I) 被称为早夭期（Infancy period） 这个阶段产品的failure rate 快速下降，造成失效的原因在于IC设计和生 产过程中的缺陷； Region (II) 被称为使用期（Useful life period） 在这个阶段产品的failure rate保持稳定，失效的原因往往是随机的，比如
“电子封装的可靠性工程”课程介绍 课程简介：伴随着电子产品的多功能化和小型化的发展趋势，电子封装扮演着越来越重要的作用。但是由于电子封装是一个由多材料所够成的复杂系统，其在制造和使用过程中，经常会产生各种各样的质量和可靠性问题。本课程将从电子产品的特征分析开始，讲述为什么电子封装会有失效产生? 怎么用不同的方法和手段来分析、检测和发现封装的可靠性和失效问题。然后，课程会重点介绍在电子产品中从芯片封装到印刷线路版集成会出现的各种主要失效形式和相关机理，以及电子封装质量和可靠性检测的主要实验技术。最后，课程会介绍如何进行电子封装的失效防护? 并通过例证的方式来讲解如何通过可靠性设计的方法来保证电子产品的短期工艺可制造性和长期使用可靠性。 适合培训人员 本课程主要针对各类封装测试、表面安装、印刷线路版、代加工等公司和企业中的研发、质量管理、可靠性测试、工艺开发、和材料测试等人员。芯片设计、材料供应、设备制造、和高校的研发人员也将能从此课程中受益。 本课程将涵盖以下主题： 一、电子封装的可靠性性工程概述 1. 什么是电子封装？ 2. 电子封装的作用和特点 3. 电子封装产品的质量和可靠性问题 4. 可靠性工程的基本概念 二、电子封装的可靠性测试手段及数据分析方法 1.为什么电子封装会出现失效？ ·封装设计的问题 ·加工制造的缺陷 ·材料选择的问题 2.如何分析、检测和发现电子封装的失效？ ·理论分析方法 ·统计模拟方法 ·实验测试方法 3.电子封装产品的可靠性测试手段和方法 ·加速试验的相关理论 ·加速试验方法选择的准则 ·传统的可靠性测试手段和方法 4.可靠性实验数据的分析原理和方法 ·电子封装的可靠性定义 ·电子封装寿命的统计分析方法 ·可靠性加速模型
MEMS封装可靠性测试规范 MEMS 封装可靠性测试规范 华中科技大学微系统中心 MEMS 封装可靠性测试规范 1. 引言 1.1 MEMS 概念 微光机电系统(Micro ElectroMechanical Systems—MEMS)，以下简称 MEMS。MEMS 是融合了硅微加工、LIGA(光刻、电铸和塑铸)和精密机械加工等多种微加工技术，并应用现代信息技术构成的微型系统。它在微电子技术的基础上发展起来的，但又区别于微电子技术。它包括感知外界信息 (力、热、光、磁、电、声等)的传感器和控制对象的执行器，以及进行信号处理和控制的电路。 MEMS 器件和传统的机器相比，具有体积小、重量轻、耗能低、温升小、工作速度快、成本低、功能强、性能好等特点。 MEMS 封装可靠性测试规范所含范围 1.2 本可靠性测试规范涉及到在 MEMS 封装工艺中的贴片(包括倒装焊、载带自动焊)、引线键合、封盖等几个重要工艺的可靠性测试。每步工艺的测试项目可根据具体器件要求选用。 2. 贴片工艺测试 2.1 贴片工艺测试要求 贴片工艺是将芯片用胶接或焊接的方式连接到基座上的工艺过程。胶接或焊接的质量要受到加工环境与工作环境的影响，因此要对胶接或焊接的质量与可靠性进行测试。胶接或焊接处表面应均匀连接，无气孔，不起皮，无裂纹，内部无空洞，并能承受一定的疲劳强度。在热循环、热冲击、机械冲击、振动、恒定加速
度等环境工作时，芯片与基座应连接牢固，不能产生过大的热应力。芯片与基座无裂纹。 2.2 贴片工艺测试项目 测试项目测试说明失效判据外部目检外观缺陷 50 倍放大镜检查 芯片剪切强度大于最小剪切强度加力方向应与衬底表面方向平行 芯片与基座的附拉力方向应与衬底表面方向垂直大于最小抗拉力 着强度芯片与基座连接沿横截面贴光栅，用云纹干涉仪来测应变大于 0.1, 其应力应变场处的应力应变检测焊点或胶接处内部的空隙 X 射线照相空隙长度和宽度小于接触面 积的 10, 芯片脱离、有裂纹高温高湿 85?、85,RH、1000h 芯片脱离、有裂纹恒定加速度一般 30000g 一般 1500g、0.5ms 芯片脱离、有裂纹机械冲击 一般-65?,150?、10 次温度循环芯片脱离、有裂纹 一般-40?,100?、5min/10sec 热冲击芯片脱离、有裂纹 一般 20,2000Hz，20g 芯片脱离、有裂纹扫频振动 沿芯片表面法线方向无冲击地拉芯片小于最小外加应力倒装片拉脱试验 3.1 引线键合工艺测试要求 引线键合工艺是用金或铝线将芯片上的信号引出到封装外壳的管脚上的工艺过程。引线和两焊点的质量要受到加工环境与工作环境的影响，因此要对引线键合的质量与可靠性进行测试。要求用 50 倍的放大镜进行外观检查，主要检查两键合点的形状、在焊盘上的位置、键合点引线与焊盘的粘附 情况、键合点根部引线的变形情况和键合点尾丝的长度等是否符合规定。在热循环、热冲击、机械冲击、振动、恒定加速度等环境工作时，引线应牢固、键合点具有一定的强度。 3.2 引线键合工艺测试项目
IC产品的质量与可靠性测试 (IC Quality & Reliability Test ) 质量（Quality）和可靠性（Reliability）在一定程度上可以说是IC产品的生命。 质量（Quality）就是产品性能的测量，它回答了一个产品是否合乎规格（SPEC）的要求，是否符合各项性能指标的问题；可靠性（Reliability）则是对产品耐久力的测量，它回答了一个产品生命周期有多长，简单说，它能用多久的问题。所以说质量（Quality）解决的是现阶段的问题，可靠性（Reliability）解决的是一段时间以后的问题。知道了两者的区别，我们发现，Quality的问题解决方法往往比较直接，设计和制造单位在产品生产出来后，通过简单的测试，就可以知道产品的性能是否达到SPEC 的要求，这种测试在IC的设计和制造单位就可以进行。相对而言，Reliability的问题似乎就变的十分棘手，这个产品能用多久，谁会能保证今天产品能用，明天就一定能用？ 为了解决这个问题，人们制定了各种各样的标准，如: JESD22-A108-A、EIAJED- 4701-D101，注：JEDEC（Joint Electron Device Engineering Council）电子设备工程联合委员会,，著名国际电子行业标准化组织之一；EIAJED：日本电子工业协会，著名国际电子行业标准化组织之一。 在介绍一些目前较为流行的Reliability的测试方法之前，我们先来认识一下IC产品的 生命周期。典型的IC产品的生命周期可以用一条浴缸曲线（Bathtub Curve）来表示。 ⅠⅡⅢ Region (I) 被称为早夭期（Infancy period） 这个阶段产品的failure rate 快速下降，造成失效的原因在于IC设计和生产过程中的缺 陷； Region (II) 被称为使用期（Useful life period）在这个阶段产品的failure rate保持稳
封装的可靠度认证试验 元器件的可靠性可由固有的可靠性与使用的可靠性组成。其中固有可靠性由元器件的生产单位在元器件的设计，工艺和原材料的选用等过程中的质量的控制所决定，而使用的可靠性主要由使用方对元器件的选择，采购，使用设计，静电防护和筛选等过程的质量控制决定。大量的失效分析说明，由于固有缺陷导致的元器件失效与使用不当造成的失效各占50%，而对于原器件的制造可分为微电子的芯片制造和微电子的封装制造。均有可靠度的要求。其中下面将介绍的是封装的可靠度在业界一般的认证。而对于封装的流程这里不再说明。 1．焊接能力的测试。 做这个试验时，取样数量通常用高的LTPD的低数目（LTPD=50%=5PCS）。测试时须在93度的水流中浸过8小时，然后，如为含铅封装样品，其导线脚就在245度（+/-5度误差）的焊材中浸放5秒；如是无铅封装样品，其导线脚就在260度（+/-5度误差）焊材中浸放5秒。过后，样品在放大倍率为10-20X的光学显微镜仪器检验。验证的条件为：至少导线脚有95%以上的面积均匀的沾上焊材。当然在MIS-750D的要求中也有说明可焊性的前处理方法叫水汽老化，是将被测样品暴露于特制的可以加湿的水蒸汽中8+-0.5小时,,其实际的作用与前面的方法一样.之后要进行干燥处理才能做浸锡处理。 2．导线疲乏测试。 这测试是用来检验导线脚接受外来机械力的忍受程度。接受试验的样品也为LTPD的低数目（LTPD=50%=5PCS），使试样放在特殊的仪器上，如为SOJ或TSOP型封装的小产品，应加2OZ的力于待测脚。其它封装的产品，加8OZ于待测脚上。机器接着使产品脚受力方向作90度旋转，TSOP的封装须旋转两次，其它封装的要3次旋转。也可以根据实际情况而定。然后用放在倍数为10-20X 倍的放大镜检验。验证的条件为：导线脚无任何受机械力伤害的痕迹。 3.晶粒结合强度测试。 作这样的测试时，样品的晶粒须接受推力的作用，然后用放大倍数10-20X 的光学仪器检验。验证的条件为：晶粒与银胶之间附着间无任何相互脱开的痕迹。4．线接合强度的测试。 作这个测试包括两种：线的拉力测试与连接球推扯力测试。二者都有专门的测试机器。对不同的线径，业界有不同的标准。加力过后，样品用放大倍率10-20X 的光学显微镜检验。验证的条件为：连接线与连接球无任何机械力伤害痕迹。 以上的四种试验样品的数目则通常用高的LTPD的低数目。通常为LTPD=50%=5。这是属于力学的范围。这些与所用的材料有相应的关联。 下面所要介绍的试验是长时间的寿命型试验，样品的选择可以参考如下LTPD 取样表来进行，一般的业界都用此方法。其实取样的目的是让这些产品足够大，可以代表批的寿命，但样品大，又考虑到试验的成本，作衰败式的可靠度的测试，样品数在百颗以内就够了。表中C下行取样的等级，也就是允许也就是允许失效数量，C横行为序列，LTPD相应的等级为10、 7 、5 、3、2、1.5 、1。
半导体封装测试 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装测试是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。 目录 封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型 （Trim&Form）、电镀（Plating）以及打印等工艺。封装完成后进行成品测试，通常经过入检（Incoming）、测试（Test）和包装（Packing）等工序，最后入库出货。典型的封装工艺流程为：划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。
半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA 到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。 芯片级封装CSP 几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。就目前来看，人们对芯片级封装还没有一个统一的定义，有的公司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。 CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。 多芯片模块MCM 20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。