关于Cu互连系统下迁移失效模式研究
张茂林201421030121
摘要
随着电子技术的飞速发展，功能多样、电路结构比较复杂的电子产品得到广泛的应用。电子产品是由各式各样的集成芯片连接成的，而一块集成电路芯片又由成千上万的乃至于上百万个器件通过金属互连线连接而成。当器件失效或者互连线失效，都可能会引起整个集成芯片的失效。如果为了复杂的电子系统能在非常恶劣的环境中长期工作，提高集成芯片的可靠性是非常有必要的。所以，集成电路金属铜互连系统的可靠性一直以来都是I C设计和制造研究的重点和热点。
[1][2]
1 引言
随着集成电路技术的发展，集成电路发展到纳米技术时代，铜互连技术已经成为决定集成电路可靠性、性能、成本和生产率的重要因素。一直以来电迁移被认为是铜互连系统可靠性中的一个很大的问题，但是在1987年的《国际可靠性物理论丛》中初次报告一种和电迁移不同的不良失效类型，这种失效类型是在互连线不通电，只在高温下（高于100℃）放置产生断线现象，原因主要是互连线和互连系统中的介质层材料的热膨胀系数（CTE）有很大差别，发生热失配，进而引起铜互连结构系统热应力缺陷，所以称为应力迁移或应力诱生空洞。目前，应力迁移对集成电路可靠性的影响是人们研究的重要内容之一。
2 铜互连的研究历程
互连（interconnect）是在硅芯片上集成分立的电子元器件，并把这些它们通过金属互连线连接起来形成比较完整的电路的工艺，其中金属互连线可以利用的材料有Al、Au、Ag、Cu 等，各种材料的物理性质如下表2.1所示。尽管用传统Al材料作为金属互连线的成本低、技术也很成熟、粘附性好、容易刻蚀、与P型半导体和N型半导体容易形成良好的欧姆接触。但是它容易发生电迁移，当工艺温度达到300℃左右的时候，Al薄膜上形成突起，穿透与之相邻的金属互连线之间的电介质层引起短路。从表2. 1得知金属Cu是作为集成电路金属互连
线的很不错的材料：第一，铜的电阻率很小，比铝的低37 % ，所以铜互连可以减小40 %的互连延迟；第二，铜的抗失效的能力强，比铝由于电子迁移导致失效的时间要长两个数量级，所以对于金属铜来说，在互连层厚度较小的情况下可以通过的电流密度较高，降低了能耗；第三，相比传统的铝工艺，由于铜工艺采用了双大马士革工艺，可以减少互连金属的层数，从而降低了成本，推动铜工艺走向产业化。
表2-1 金属连线的材料的性能比较
3 主要失效模式
应力诱发的空洞（Stress induced void）形成机理：在中等温度（～200-250℃）退火过程中，由于金属内的张应力作用，钝化的Cu互连内会形成空洞。金属中的应力有二种机理：热应力，是由于金属和绝缘体间热膨胀失配引起的；生长应力，是由于金属内晶粒生长引起的。若张应力高于临界应力，则空位在应力梯度的作用下，通过晶界及Cu/SiN 界面，从高应力区低应力区，最终由分散的空位积聚形成较大的空洞而导致电阻增大效应，电路将失效。
3.1 Cu线余量的影响
铜线余量不同的情况下，应力极大值大小不同。金属线中应力最大值随铜线余量的增大而减小。铜线余量较大时，通孔两侧分别存在应力梯度极大值，空洞可能在通孔底部两侧分别生成，并逐渐生长直至贯穿通孔底部而导致互连线断路。而铜线余量较小情况下，仅在通孔一侧存在应力极大值，空洞可能仅在通孔一侧生成。因此，铜线余量较小情况下空洞生长至临界体积导致互连断路的应力迁移失效时间可能更长。
3.2通孔直径的影响
由于互连张应力的存在引起该处互连金属化学势的变化，从而产生过剩空位，空位在应力梯度的作用下沿主导扩散路径作扩散运动并在应力梯度极大值处成核生长成空洞，空洞生长速率由过剩空位的数量和应力梯度的大小共同决定，而
应力梯度在应力诱生空洞的形成过程中起主导作用。当互连通孔尺寸增大时，由于应力和应力梯度值增大导致互连应力诱生空洞的生长速率上升。
图3.21 不同通孔尺寸F铜互连VML上的应力梯度分布
3.3线宽的影响
宽下层金属线，线宽为 2.5μm，和窄下层金属线，线宽为0.8μm 的两种互连结构的应力分布情况。下层金属线较宽时，金属线上应力极大值为655MPa,下层金属线较窄时，金属线上应力极大值为675MPa，对比可得，应力及应力梯度随下层金属线线宽的增大而减小。因此，采用下层金属线较宽的互连结构可能能够提高Cu 互连系统抗应力迁移能力。[4]
3.4采用单孔或双孔的影响
双通孔结构是常见的有效提高互连可靠性的方法之一。当某一通孔因空洞体积达到临界值而断路时，另一个通孔还可维持互连连通，使互连线寿命增长。[5]与单通孔结构相比，虽然双通孔结构互连线中整体所受应力更大，应力极大值更高，但双通孔结构中应力分布更均匀，应力梯度小于单通孔结构。因此，采用双通孔结构能够有效提高Cu 互连系统抗应力迁移能力。
3.5 通孔与线条重叠长度的影响
随着通孔与线条重叠长度的减小时，整体应力变大，通孔内部尤为明显；在通孔左端点处的应力和应力梯度也明显增加；通孔内部等效塑性应变也有不同程度的恶化。正的重叠长度可以改善应力和应变情况，而负的重叠长度则明显恶化了应力和应变情况。因此，在设计版图时应该实现足够大的正的重叠长度，以补偿可能的工艺致通孔线条偏差。
可靠性试验项目 项目 参考标准 检测目的 预处理PRE JESD22-A113F 模拟贴装产品在运输、贮存直到回流焊上整机受 到温度、湿度等环境变化的影响。此试验应在可 靠性试验之前进行，仅代表产品的封装等级。 湿气敏感等级试验MSL IPC/JEDEC J-STD-020 确定那些由湿气所诱发应力敏感的非气密固态 表面贴装元器件的分类, 以便对其进行正确的封 装, 储存和处理, 以防回流焊和维修时损伤元器 件。 稳态湿热THT GB/T2423.3 JESD22-A101 评定产品经长时间施加湿度应力和温度应力作 用的能力。 温度循环TCT JESD22-A104 GB/T 2423.22 评定产品封装承受极端高温和极端低温的能力， 以及极端高温和极端低温交替变化的影响。 高温试验HTST GB/T 2423.2 JESD22-A103 评定产品承受长时间高温应力作用的能力。 低温试验LTST GB/T 2423.1 JESD22-A119 评定产品承受长时间低温应力作用的能力。 高压蒸煮PCT JESD22-A102 评定产品封装的抗潮湿能力。 高速老化寿命试验(u)HAST JESD22-A110 JESD22-A118 评定非气密性封装在(无)偏置条件下的抗潮湿能 力。
回流焊Reflow JESD22-A113 评定产品在回流焊接过程中所产生之热阻力及 效应。 电耐久BURN-IN GB/T 4587 评定器件经长时间施加电应力（电压、电流）和 温度应力（产品因负载造成的温升）作用的能力。 高温反偏HTRB GB/T 4587 JESD22-A108 评定器件承受长时间电应力（电压）和温度应力 作用的能力。 耐焊接热SHT GB/T 2423.28 JESD22-B106 评定产品在其焊接时的耐热能力。 可焊性Solderability GB/T 2423.28 EIA/IPC/JEDEC J-STD-002 评定产品的可焊性能力。 锡须生长 Tin Whisker Test JESD201 JESD22-A121 评定产品承受长时间施加温湿度应力作用下锡 须生长情况。 电性测试Electrical Test GB/T 4589.1 GB/T 4587 GB/T 4586 GB/T 4023 GB/T 6571 评定产品电性能力。主要针对分立器件产品测 试。
名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 3.是将IC芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。 4.芯片互联： 5.将芯片与电子封装外壳的I/O引线或基板上的金属布线焊区相连接。 6.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 7.可润湿性： 8.指在焊盘的表面形成一个平坦、均匀和连续的焊料涂敷层。 9.印制电路板： 10.为覆盖有单层或多层布线的高分子复合材料基板。 11.气密性封装： 12.是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装。 13.可靠性封装： 14.是对封装的可靠性相关参数的测试。 15.T/C测试： 16.即温度循环测试。 17.T/S 测试： 18.测试封装体抗热冲击的 能力。 19.TH测试： 20.是测试封装在高温潮湿 环境下的耐久性的实验。 21.PC测试： 22.是对封装体抵抗抗潮湿 环境能力的测试。 23.HTS测试： 24.是测试封装体长时间暴 露在高温环境下的耐久性实验。封装产品长 时间放置在高温氮气炉中，然后测试它的电 路通断情况。 25.Precon测试： 26.模拟包装、运输等过 程，测试产品的可靠性。 27.金线偏移： 28.集成电路元器件常常因 为金线偏移量过大造成相邻的金线相互接触 从而产生短路，造成元器件的缺陷。 29.再流焊： 30.先将微量的铅锡焊膏印 刷或滴涂到印制板的焊盘上，再将片式元器 件贴放在印制板表面规定的位置上，最后将 贴装好元器件分印制板放在再流焊设备的传 送带上。 1
毕业设计（论文）集成电路封装与测试
摘要 IC封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 媒介传输与检测是CPU封装中一个重要环节，检测CPU物理性能的好坏，直接影响到产品的质量。本文简单介绍了工艺流程，机器的构造及其常见问题。 关键词：封装媒介传输与检测工艺流程机器构造常见问题
Abstract IC packaging is a challenging and attractive field. It is the integrated circuit chip production after the completion of an indispensable process to work together is a bridge device to the system. Packaging of the production of microelectronic products, quality and competitiveness have a great impact. Under the current popular view of the international community believe that the overall cost of microelectronic devices, the design of a third, accounting for one third of chip production, packaging and testing and also accounted for a third, it is There are one-third of the world. Packaging research at the global level of development is so rapid, and it faces the challenges and opportunities since the advent of electronic products has never been encountered before; package the issues involved as many as broad, but also in many other fields rare, it needs to process from the material, from inorganic to polymers, from the calculation of large-scale production equipment and so many seem to have no mechanical connection of the concerted efforts of the experts is a very strong comprehensive new high-tech subjects . Media transmission and detection CPU package is an important part of testing the physical properties of the mixed CPU, a direct impact on product quality. This paper describes a simple process, the structure of the machine and its common problems. Keyword: Packaging Media transmission and detection Technology process Construction machinery Frequently Asked Questions
芯片可靠性检测 2011-08-08 11:00 电子元器件可靠度评估分析 可靠性评估分析的意义 可靠性（Reliability）则是对产品耐久力的测量, 我们主要典型的IC产品的生命周期可以用一条浴缸曲线（Bathtub Curve）来表示。 如上图示意,集成电路得失效原因大致分为三个阶段: Region (I) 被称为早夭期（Infancy period）, 这个阶段产品的失效率快速下降，造成失效的原因在于IC设计和生产过程中的缺陷； Region (II) 被称为使用期（Useful life period）, 这个阶段产品的失效率保持稳定，失效的原因往往是随机的，比如温度变化等等； Region (III) 被称为磨耗期（Wear-Out period）这个阶段产品的失效率会快速升高，失效的原因就是产品的长期使用所造成的老化等。 ·军工级器件老化筛选 ·元器件寿命试验 ·ESD等级、Latch_up测试评价 ·高低温性能分析试验 ·集成电路微缺陷分析 ·封装缺陷无损检测及分析 ·电迁移、热载流子评价分析 根据试验等级分为如下几类: 一、使用寿命测试项目（Life test items）：EFR, OLT (HTOL), LTOL ①EFR:早期失效等级测试（ Early fail Rate Test ） 目的: 评估工艺的稳定性，加速缺陷失效率，去除由于天生原因失效的产品。 测试条件: 在特定时间内动态提升温度和电压对产品进行测试 失效机制：材料或工艺的缺陷，包括诸如氧化层缺陷，金属刻镀，离子玷污等由于生产造成的失效。 参考标准： JESD22-A108-A EIAJED- 4701-D101 ②HTOL/ LTOL：高/低温操作生命期试验（High/ Low Temperature Operating Life ） 目的: 评估器件在超热和超电压情况下一段时间的耐久力 测试条件: 125℃，1.1VCC, 动态测试 失效机制：电子迁移，氧化层破裂，相互扩散，不稳定性，离子玷污等 参考数据：
集成电路封装考试答案 https://www.doczj.com/doc/672684480.html,work Information Technology Company.2020YEAR
名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 3.是将IC芯片固定于封装基板或引脚架芯 片的承载座上的工艺过程。 4.芯片互联： 5.将芯片与电子封装外壳的I/O引线或基 板上的金属布线焊区相连接。 6.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 7.可润湿性： 8.指在焊盘的表面形成一个平坦、均匀 和连续的焊料涂敷层。 9.印制电路板： 10.为覆盖有单层或多层布线的高分子复 合材料基板。 11.气密性封装： 12.是指完全能够防止污染物（液体或固 体）的侵入和腐蚀的封装。 13.可靠性封装： 14.是对封装的可靠性相关参数的测试。 15.T/C测试： 16.即温度循环测试。17.T/S 测试： 18.测试封装体抗热冲击的能力。 19.TH测试： 20.是测试封装在高温潮湿环境下的耐久 性的实验。 21.PC测试： 22.是对封装体抵抗抗潮湿环境能力的测 试。 23.HTS测试： 24.是测试封装体长时间暴露在高温环境 下的耐久性实验。封装产品长时间放置在高温氮气炉中，然后测试它的电路通断情况。 25.Precon测试： 26.模拟包装、运输等过程，测试产品的 可靠性。 27.金线偏移： 28.集成电路元器件常常因为金线偏移量 过大造成相邻的金线相互接触从而产生短 路，造成元器件的缺陷。 29.再流焊： 30.先将微量的铅锡焊膏印刷或滴涂到印 制板的焊盘上，再将片式元器件贴放在印制板表面规定的位置上，最后将贴装好元器件分印制板放在再流焊设备的传送带上。
UESTC-Ning Ning 1 Chapter 2 Chip Level Interconnection 宁宁 芯片互连技术 集成电路封装测试与可靠性
UESTC-Ning Ning 2 Wafer In Wafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆) Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬) Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型) Lead Scan (LS 检测)Packing (PK 包装) 典型的IC 封装工艺流程 集成电路封装测试与可靠性
UESTC-Ning Ning 3 ? 电子级硅所含的硅的纯度很高，可达99.9999 99999 % ? 中德电子材料公司制作的晶棒( 长度达一公尺，重量超过一百公斤 )
UESTC-Ning Ning 4 Wafer Back Grinding ?Purpose The wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process. ?Process Methods: 1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光 )
测试规范 1.适用范围 1.1本规范为导入DDR芯片的测试方法和标准，，以验证和确认新物料是否适合批量生 产；. 2.目的 使开发部门导入新的关键器件过程中有章可循，有据可依。 3.可靠性测试 ：如果替代料是FLASH的话，我们一般需要做10个循环的拷贝校验（我们测试工具APK设置：500M/拷贝次数/重启10次） ：如果替代料是DDR的话，我们也需要验证DDR的运行稳定性，那么也需要做循环拷贝校验（测试工具APK设置：500M/拷贝次数/重启5次） PS：1.拷贝次数=（FLASH可用容量*1024M/500M）-1 验证只需要验证运行稳定性，所以一般做3-5个循环就OK了，FLASH要求比较严格，一般需要做10个循环以上； 3.考虑到FLASH压力测试超过20次以上可能会对MLC造成影 响，故对于验证次数太多的机器出货前需要更换。 7.常温老化：PND我们一般跑模拟导航持续运行12H，安卓我们一般运行MP4-1080P持续老化12H，老化后需要评估休眠唤醒是否正常； 8.高低温老化：环境（60度，-10度） 基于高低温下DDR运行稳定性或存在一定的影响，DDR替代需要进行高低温老化，我们PND一般运行模拟导航、安卓因为运行模导不太方便，就运行MP4各持续老化12H。 从多年的经验来看，FLASH对于温度要求没有这么敏感。 9.自动重启测试：一般做50次/PCS，需要每次启动系统都能正常启动；-- 一般是前面恢复出厂设置有问题，异常的机器排查才会用到；
10.复位、通断电测试：这个测试属于系统破坏性测试，测试非正常操作是否 存在掉程序的现象，一般做20次/PCS，要求系统能够正常启动。 1.焊接效果，如果是内部焊接的话，需要采用X-RAY评估，LGA封装的话就 需要SMT制程工艺规避空洞率； 2.功能测试； 3.休眠电流、休眠唤醒测试：DDR必测项目，反复休眠唤醒最好3-5次/PCS，休眠电流大小自行定义；FLASH测不测影响不大； 4.容量检查，容量标准你们根据客户需求自行定义，当然是越大越好；--大 货时这一点最好提供工具给到阿杜随线筛选； 5.恢复出厂设置：我们一般做50次/PCS，运行正常的话界面会显示50次测 试完成，如果出现中途不进主界面、死机等异常现象就需要分析问题根源； 压力测试：这部分需要分开来说明 4.测试环境 温度：25±2℃ 湿度：60%~70%； 大气压强：86kPa ~106kPa。 5.测试工具 可调电源（最好能显示对应输出电流） 可调电子负载 示波器
1-3-半导体封装件的可靠性评价方法
半导体封装件的可靠性评价方法 Lunasus 科技公司，佐土原宽 Lunasus 科技公司细川丰 本章将依据半导体封装件可靠性评价的基本考虑方法，以故障机理为基础的实验条件介绍，并根据韦布图来解说可靠性试验下的（产品）寿命推导方法。 封装件开发及材料变化过程中的可靠性评价方法 为实现半导体封装件功能和电气特性的提高，在推动多引脚化的同时，也要发展高密度封装化下的小型、薄型化。最近，搭载多个芯片的SiP（System in Package，系统级封装）和芯片尺寸（与封装尺寸）非常相近的CSP（Chip Size Package，芯片级封装）已开始量产，封装件的构造多种多样。另外，为达成封装件低成本化和环保的要求，采用规格更高的封装件材料的开发正在活跃起来。但封装件构造的复杂化和新型材料的使用不能对制造品质和可靠性造成影响。这里将对新型封装件的开发和材料改变下的可靠性评价方法进行解说。 最近的半导体封装件多数属于树脂灌封型，对半导体单体的可靠性评价包括，高温保存（或动作）实验，耐湿性实验以及温度循环实验。另外，对于有可能要进行表面装配的高密度封装器型，需考虑焊接装配过程中的热应力情况，因此焊锡耐热性实验也是不可缺少的。这些可靠性试验，是对半导体封装件在实际使用过程中所预想发生的各种故障进行短时间评价的加速性实验方法。接下来需要先确定半导
体所发生的各种故障的主要加速原因是什么后才能进行实验。例如，对于树脂封装件来讲，湿度（水分）是造成硅芯片上金属线路受到腐蚀（图1）的主要原因之一，而温度可以加快水分浸入封装件内的速度，所以高温、高湿下的实验才有效果。与此同时，在电压也是故障主因的场合，有必要进行高温、高湿下的通电实验。 如上所述，对于封装件相关的各种故障，通过对机理的解析，找出加速实验的主要因子，设定合适的可靠性实验条件，这些就是可靠性评价的基础。 针对封装件构造的可靠性试验 正如开头所述，为实现封装件的高功能、高密度化，封装件的外观形状的主流是QFP（Quad Flat Package，四面扁平封装）和BGA
一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、
光刻工艺。 10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上
芯片可靠性测试 质量（Quality）和可靠性（Reliability）在一定程度上可以说是IC产品的生命，好的品质，长久的耐力往往就是一颗优秀IC产品的竞争力所在。在做产品验证时我们往往会遇到三个问题，验证什么，如何去验证，哪里去验证，这就是what, how , where 的问题了。 解决了这三个问题，质量和可靠性就有了保证，制造商才可以大量地将产品推向市场，客户才可以放心地使用产品。本文将目前较为流行的测试方法加以简单归类和阐述，力求达到抛砖引玉的作用。 Quality 就是产品性能的测量，它回答了一个产品是否合乎SPEC的要求，是否符合各项性能指标的问题；Reliability则是对产品耐久力的测量，它回答了一个产品生命周期有多长，简单说，它能用多久的问题。所以说Quality解决的是现阶段的问题，Reliability解决的是一段时间以后的问题。 知道了两者的区别，我们发现，Quality的问题解决方法往往比较直接，设计和制造单位在产品生产出来后，通过简单的测试，就可以知道产品的性能是否达到SPEC 的要求，这种测试在IC的设计和制造单位就可以进行。相对而言，Reliability的问题似乎就变的十分棘手，这个产品能用多久，who knows? 谁会能保证今天产品能用，明天就一定能用？为了解决这个问题，人们制定了各种各样的标准，如 MIT-STD-883E Method 1005.8 JESD22-A108-A EIAJED- 4701-D101 等等，这些标准林林总总，方方面面，都是建立在长久以来IC设计，制造和使用的经验的基础上，规定了IC测试的条件，如温度，湿度，电压，偏压，测试方法等，获得标准的测试结果。这些标准的制定使得IC测试变得不再盲目，变得有章可循，有法可依，从而很好的解决的what，how的问题。而Where的问题，由于Reliability的测试需要专业的设备，专业的器材和较长的时间，这就需要专业的测试单位。这种单位提供专业的测试机台，并且根据国际标准进行测试，提供给客户完备的测试报告，并且力求准确的回答Reliability的问题
半导体封装件的可靠性评价方法 Lunasus 科技公司，佐土原宽 Lunasus 科技公司细川丰 本章将依据半导体封装件可靠性评价的基本考虑方法，以故障机理为基础的实验条件介绍，并根据韦布图来解说可靠性试验下的（产品）寿命推导方法。 封装件开发及材料变化过程中的可靠性评价方法 为实现半导体封装件功能和电气特性的提高，在推动多引脚化的同时，也要发展高密度封装化下的小型、薄型化。最近，搭载多个芯片的SiP（System in Package，系统级封装）和芯片尺寸（与封装尺寸）非常相近的CSP（Chip Size Package，芯片级封装）已开始量产，封装件的构造多种多样。另外，为达成封装件低成本化和环保的要求，采用规格更高的封装件材料的开发正在活跃起来。但封装件构造的复杂化和新型材料的使用不能对制造品质和可靠性造成影响。这里将对新型封装件的开发和材料改变下的可靠性评价方法进行解说。 最近的半导体封装件多数属于树脂灌封型，对半导体单体的可靠性评价包括，高温保存（或动作）实验，耐湿性实验以及温度循环实验。另外，对于有可能要进行表面装配的高密度封装器型，需考虑焊接装配过程中的热应力情况，因此焊锡耐热性实验也是不可缺少的。这些可靠性试验，是对半导体封装件在实际使用过程中所预想发生的各种故障进行短时间评价的加速性实验方法。接下来需要先确定半导
体所发生的各种故障的主要加速原因是什么后才能进行实验。例如，对于树脂封装件来讲，湿度（水分）是造成硅芯片上金属线路受到腐蚀（图1）的主要原因之一，而温度可以加快水分浸入封装件内的速度，所以高温、高湿下的实验才有效果。与此同时，在电压也是故障主因的场合，有必要进行高温、高湿下的通电实验。 如上所述，对于封装件相关的各种故障，通过对机理的解析，找出加速实验的主要因子，设定合适的可靠性实验条件，这些就是可靠性评价的基础。 针对封装件构造的可靠性试验 正如开头所述，为实现封装件的高功能、高密度化，封装件的外观形状的主流是QFP（Quad Flat Package，四面扁平封装）和BGA（Ball
得分评分人 得分评分人 得分 评分人 《集成电路封装与测试技术》考试试卷 班级: 学号 姓名 一 一、填空题（每空格1分 共18分） 1、封装工艺属于集成电路制造工艺的 工序。 2、按照器件与电路板互连方式，封装可分为引脚插入型（PTH ）和 两大类。 3、芯片封装所使用的材料有许多，其中金属主要为 材料。 4、 技术的出现解决了芯片小而封装大的矛盾。 5、在芯片贴装工艺中要求：己切割下来的芯片要贴装到引脚架的中间焊盘上，焊盘的尺寸要与芯片大小要 。 6、在倒装焊接后的芯片下填充，由于毛细管虹吸作用，填料被吸入，并向芯片-基板的中心流动。一个12,7mm 见方的芯片， 分钟可完全充满缝隙，用料大约0,031mL 。 7、用溶剂来去飞边毛刺通常只适用于 的毛刺。 8、如果厚膜浆料的有效物质是一种绝缘材料，则烧结后的膜是一种介电体，通常可用于制作 。 9、能级之间电位差越大，噪声越 。 10、薄膜电路的顶层材料一般是 。 11、薄膜混合电路中优选 作为导体材料。 12、薄膜工艺比厚膜工艺成本 。 13、导电胶是 与高分子聚合物（环氧树脂）的混合物。 14、绿色和平组织的使命是： 。 15、当锡铅合金中铅含量达到某一值时，铅含量的增加或锡含量的增加均会使焊料合金熔点 。 16、印制电路板为当今电子封装最普遍使用的组装基板，它通常被归类于 层次的电子封装技术 17、印制电路板通常以 而制成。 18、IC 芯片完成与印制电路板的模块封装后，除了焊接点、指状结合点、开关等位置外，为了使成品表面不会受到外来环境因素，通常要在表面进行 处理。 二、选择题（每题2分 共22分） 1、TAB 技术中使用（ ）线而不使用线，从而改善器件的热耗散性能。 A 、铝 B 、铜 C 、金 D 、银 2、陶瓷封装基板的主要成分有（ ） A 、金属 B 、陶瓷 C 、玻璃 D 、高分子塑料 3、“塑料封装与陶瓷封装技术均可以制成双边排列（DIP ）封装，前者适合于高可靠性的元器件制作，后者适合于低成本元器件大量生产”，这句话说法是（ ）。 A 、 正确 B 、错误 4、在芯片切割工序中，（ ）方法不仅能去除硅片背面研磨损伤，而且能除去芯片引起的微裂和凹槽，大大增强了芯片的抗碎裂能力。 A 、 DBT 法 B 、DBG 法 5、玻璃胶粘贴法比导电胶的贴贴法的粘贴温度要（ ）。 A 、低 B 、高 6、打线键合适用引脚数为（ ） A 、3-257 B 、12-600 C 、6-16000 7、最为常用的封装方式是（ ） A 、塑料封装 B 、金属封装 C 、陶瓷封装 8、插孔式PTH(plated through-hole 镀金属通孔)封装型元器件通常采用（ ）方法进行装配。 A 、波峰焊 B 、回流焊 9、相同成分和电压应力下，长电阻较之短电阻电位漂移要（ ） A 、小 B 、大 10、金属的电阻噪比半导体材料电子噪声（ ） 。 A 、高 B 、低 11、（ ）技术适合于高密度和高频率环境 A 、厚膜技术 B 、薄膜技术
可靠性测试 第1 页共12 页 可靠性测试内容 可靠性测试应该在可靠性设计之后，但目前我国的可靠性工作主要还是在测试阶段，这里将测试放在前面（目前大部分公司都会忽略最初的可靠性设计，比如我们公司，设计的时候，从来都没有考虑过可靠性，开发部的兄弟们不要拿砖头仍我……这是实话，只有在测试出现失效后才开始考虑设计）。 为了测得产品的可靠度（也就是为了测出产品的MTBF），我们需要拿出一 定的样品，做较长时间的运行测试，找出每个样品的失效时间，根据第一节的公式计算出MTBF，当然样品数量越多，测试结果就越准确。但是，这样的理想测 试实际上是不可能的，因为对这种测试而言，要等到最后一个样品出现故障――需要的测试时间长得无法想象，要所有样品都出现故障——需要的成本高得无法 想象。 为了测试可靠性，这里介绍：加速测试（也就增加应力*），使缺陷迅速显现；经过大量专家、长时间的统计，找到了一些增加应力的方法，转化成一些测试的项目。如果产品经过这些项目的测试，依然没有明显的缺陷，就说明产品的可靠性至少可以达到某一水平，经过换算可以计算出MTBF（因产品能通过这些测试， 并无明显缺陷出现，说明未达到产品的极限能力，所以此时对应的MTBF 是产品的最小值）。其它计算方法见下文。（*应力：就是指外界各种环境对产品的破坏力，如产品在85℃下工作受到的应力比在25℃下工作受到的应力大；在高应力下工作，产品失效的可能性就大大增加了）； 一、环境测试 产品在使用过程中，有不同的使用环境（有些安装在室外、有些随身携带、 有些装有船上等等），会受到不同环境的应力（有些受到风吹雨湿、有些受到振动与跌落、有些受到盐雾蚀侵等等）；为了确认产品能在这些环境下正常工作，国标、行标都要求产品在环境方法模拟一些测试项目，这些测试项目包括： 1). 高温测试（高温运行、高温贮存）； 2). 低温测试（低温运行、低温贮存）； 3). 高低温交变测试（温度循环测试、热冲击测试）； 4). 高温高湿测试（湿热贮存、湿热循环）； 5). 机械振动测试（随机振动测试、扫频振动测试）； 6). 汽车运输测试（模拟运输测试、碰撞测试）； 7). 机械冲击测试； 8). 开关电测试； 9). 电源拉偏测试； 10).冷启动测试； 11).盐雾测试；
海思可靠性测试技术总体规范 拟制：克鲁鲁尔 审核： 批准： 日期：2019-11-06
历史版本记录
适用范围: 本规范规定了芯片可靠性测试的总体规范要求，包括电路可靠性、封装可靠性。适用于量产芯片验证测试阶段的所有测试需求。 简介： 本标准描述芯片研发或新工艺升级，芯片规模量产前对可靠性相关测试的验收基准。这些测试能够激发半导体器件电路和封装的薄弱或问题，通过失效率判断是否满足量产出口标准。相比正常使用场景，该系列测试通常以温度、湿度、电压加速的方式促成故障早期激发。 引用文件： 下列文件中的条款通过本规范的引用而成为本规范的条款。凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。凡是不注日期的引用文件，其最新版本适用于本规范。
1.器件可靠性测试要求1.1 电路可靠性测试 High Temperature Operating Life JESD22-A108, JESD85 HTOL T≥ 125℃ Vcc ≥ Vccmax 3 Lots/77 units1000 hrs/ 0 Fail R Early Life Failure Rate JESD22-A108, JESD74 ELFR T≥ 125℃ Vcc ≥ Vccmax See ELFR Table48 ≤ t ≤ 168 hrs R Low Temperature Operating Life JESD22-A108LTOL T≤ 50℃ Vcc ≥ Vccmax 1 Lot/3 2 units1000 hrs/0 Fail C High Temperature Storage Life JESD22-A103HTSL T≥ 150 °C 3 Lots/25 units1000 hrs/0 Fail R Electrical Parameter Assessment JESD86ED Datasheet 3 Lots/10 units T per datasheet R Latch-Up JESD78LU Class I or Class II 1 Lot/3 units0 Fail R Human Body Model ESD JS-001ESD-HBM T = 25 °C 3 units Classification R Charged Device Model ESD JS-002ESD-CDM T = 25 Stress Ref.Abbv.Conditions Requirements Required (R)/ Considered (C) #Lots/SS per Lot Duration/Accept °C 3 units Classification R Accelerated Soft Error Testing JESD89-2, JESD89-3 ASER T = 25 °C 3 units Classification C “OR” System Soft Error Testing JESD89-1SSER T = 25 °C Minimum of 1E+06 Device Hrs or 10 fails. Classification C J J J A A A A A A 1 2 注1：ELFR可包含在HTOL测试中，HTOL测试会在168h回测。 注2：ED一般在首样回片测试阶段完成，包含在电气性能测试，可靠性测试过程不用关注。注3：样本量SS(Sample Size)及可接受失效量Accept的取值由附录1给出，下文同。
集成电路封装与系统测试课程实验报告电子、集成专业 （2014—2015学年第一学期） 课程名称集成电路封装与系统测试 课程类别□必修□√限选 班级 学号 姓名 任课教师 考试日期
目录 一、实验目的......................................................... - 2 - 二、实验原理......................................................... - 2 - BC3199集成电路测试系统简介 ..................................... - 2 -测试电路原理图................................................... - 3 -测试参数分析..................................................... - 3 -测量输出电压Vo ............................................. - 3 - 测量电源电压调整率.......................................... - 4 - 测量负载电压调整率.......................................... - 4 - 三、实验设备......................................................... - 4 - 四、实验步骤......................................................... - 4 - 焊制电路板...................................................... - 4 -建立LM7805测试程序............................................. - 5 -测试数据及结果.................................................. - 5 - 五、实验结论......................................................... - 6 - 六、心得体会......................................................... - 6 -附录：............................................................... - 7 -
Q/GSXH.Q. 质量管理体系第三层次文件1004.03-2001 可靠性试验规范
拟制：审核：批准： 海锝电子科技有限公司版次：C版 可靠性试验规范 1. 主题内容和适用范围 本档规定了可靠性试验所遵循的原则，规定了可靠性试验项目，条件和判据。 2. 可靠性试验规定 2.1 根据IEC国际标准，国家标准及美国军用标准，目前设立了14个试验项 目（见后目录〕。 2.2 根据本公司成品标准要求，用户要求，质量提高要求及新产品研制、工艺 改进等加以全部或部分采用上述试验项目。 2.3 常规产品规定每季度做一次周期试验，试验条件及判据采用或等效采用产 品标准；新产品、新工艺、用户特殊要求产品等按计划进行。 2.4 采用LTPD的抽样方法，在第一次试验不合格时，可采用追加样品抽样方 法或采用筛选方法重新抽样，但无论何种方法只能重新抽样或追加一次。 2.5 若LTPD=10％，则抽22只，0收1退，追加抽样为38只，1收2退。 抽样必须在OQC检验合格成品中抽取。 3．可靠性试验判定标准。
环境条件 (1)标准状态 标准状态是指预处理, 后续处理及试验中的环境条件。论述如下: 环境温度: 15~35℃ 相对湿度: 45~75% (2)判定状态 判定状态是指初测及终测时的环境条件。论述如下: 环境温度: 25±3℃ 相对湿度: 45~75% 4．试验项目。 目录 4.1 高温反向偏压试验------------------------------------ 第4页4.2 压力蒸煮试验------------------------------------ 第6页4.3 正向工作寿命试验------------------------------------ 第7页4.4 高温储存试验------------------------------------ 第8页4.5 低温储存试验------------------------------------ 第9页4.6 温度循环试验------------------------------------ 第10页4.7 温度冲击试验------------------------------------ 第11页4.8 耐焊接热试验------------------------------------ 第12页4.9 可焊性度试验------------------------------------ 第13页4.10 拉力试验------------------------------------ 第14页
1、引线键合技术的分类及结构特点？ 答： 1、热压焊：热压焊是利用加热和加压力，使焊区金属发生塑性形变，同时破坏压 焊界面上的氧化层，使压焊的金属丝与焊区金属接触面的原子间达到原子的引 力范围，从而使原子间产生吸引力，达到“键合”的目的。 2、超声焊：超声焊又称超声键合，它是利用超声波(60-120kHz)发生器产生的能量， 通过磁致伸缩换能器，在超高频磁场感应下，迅速伸缩而产生弹性振动经变幅 杆传给劈刀，使劈刀相应振动；同时，在劈刀上施加一定的压力。于是，劈刀 就在这两种力的共同作用下，带动Al丝在被焊区的金属化层(如Al膜）表面迅 速摩擦，使Al丝和Al膜表面产生塑性形变。这种形变也破坏了Al层界面的氧 化层，使两个纯净的金属面紧密接触，达到原子间的“键合”，从而形成牢固 的焊接。 3、金丝球焊：球焊在引线键合中是最具有代表性的焊接技术。这是由于它操作方 便、灵活，而且焊点牢固，压点面积大，又无方向性。现代的金丝球焊机往往 还带有超声功能，从而又具有超声焊的优点，有的也叫做热(压)(超)声焊。可实 现微机控制下的高速自动化焊接。因此，这种球焊广泛地运用于各类IC和中、 小功率晶体管的焊接。 2、载带自动焊的分类及结构特点？ 答：TAB按其结构和形状可分为 Cu箔单层带：Cu的厚度为35-70um， Cu-PI双层带 Cu-粘接剂-PI三层带 Cu-PI-Cu双金属 3、载带自动焊的关键技术有哪些？ 答：TAB的关键技术主要包括三个部分： 一是芯片凸点的制作技术； 二是TAB载带的制作技术； 三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。制作芯片凸点除作为TAB内引线焊接外，还可以单独进行倒装焊（ＦＣＢ） 4.倒装焊芯片凸点的分类、结构特点及制作方法？ 答：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4 技术，整体形成焊料凸点； 电镀焊料凸点：电镀焊料是一个成熟的工艺。先整体形成UBM 层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。电镀形成了厚的凸点。 印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。可用Au 丝线或者Pb 基的丝线。 化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。