Cadence PDN电源平面完整性分析
——孙海峰 随着超大规模集成电路工艺的发展，芯片工作电压越来越低，而工作速度越来越快，功耗越来越大，单板的密度也越来越高，因此对电源供应系统在整个工作频带内的稳定性提出了更高的要求。电源完整性设计的水平直接影响着系统的性能，如整机可靠性，信噪比与误码率，及EMI/EMC等重要指标。板级电源通道阻抗过高和同步开关噪声SSN过大会带来严重的电源完整性问题，这些会给器件及系统工作稳定性带来致命的影响。PI设计就是通过合理的平面电容、分立电容、平面分割应用确保板级电源通道阻抗满足要求，确保板级电源质量符合器件及产品要求，确保信号质量及器件、产品稳定工作。
Cadence PCB PDN analysis电源平面分析主要可以解决以下几个问题：
板级电源通道阻抗仿真分析，在充分利用平面电容的基础上，通过仿真分析确定旁路电容的数量、种类、位置等，以确保板级电源通道阻抗满足器件稳定工作要求。
板级直流压降仿真分析，确保板级电源通道满足器件的压降限制要求。
板级谐振分析，避免板级谐振对电源质量及EMI的致命影响等。
那么Cadence PCB PDN analysis如何对PCB进行电源平面完整性的分析？接下来，我将以一个3v3如下图所示的电源平面为例，来进行该平面的电源平面分析。
对图中3v3电源平面进行完整性分析，具体步骤将作详细解析。
在对该电源平面进行分析之前，我们需要首先确定PCB参数的精确，如：电源平面电平Identify DC Nets、PCB叠层参数Cross-Section等，这些参数都必须和PCB板厂沟通（板厂对叠层参数生产能力不同），在此基础上精确参数方能得到精确的分析结果。这些参数也可以在PDN Analysis分析界面上点击Identify DC Nets，Cross-Section来调整优化。
1. 认识PCB PDN analysis分析界面
调用Allegro PCB PDN Option或者Allegro SI-GXL的license打开PCB设计分析界面，然后在该界面中执行Analyze/PDN Analysis命令即可打开PDN分析界面。其中主要有三个选项卡Power and Ground用以设置需要分析的电源平面和地贿赂平面并相关参数设置；Decoupling Capacitors用以设置PCB电源平面上应用的去耦电容参数；Components and Ports用以设定PCB中应用该电源平面的相关器件的激励端（Source）和接收端（Sink），下面将详细说明。1.1 Power and Ground选项卡
如下图所示：
其中点击Select DC Nets将弹出电源、地网络列表，从中我们来选择需要分析的电源网络（3v3）以及对应的地回路网络（0），如下图所示，这里需要注意：必须有对应的地回路网络，没有回路，将无法进行分析。
选择好待分析电源平面后，我们需要定义相关的分析参数，如下面的介绍。Ripple：允许的电源平面纹波极限，典型值2.5%；
MAX. Delta Current：电源平面允许的最大极限电流；
Target Impedance：电源平面目标阻抗——电源平面电压*纹波比例/平面极限电流，即Zmax=（Vdd*Ripple）/Imax，Imax=50%*MAX Delta Current（留有余量）；
MAX.DC IRDROP：电源平面允许的最大直流压降值，压降超过该值，PDN分析将会报警；
Current THold：电流阀值，电流值超过界限将会报警——电源供电的器件参数有该限值；
Density THold：电流密度限值，电流密度超过该值即会报警——由器件参数中电流密度限值决定。
1.2 Decoupling Capacitors选项卡
如下图所示：·
在Configure decoupling capacitors区域选择待分析电源网络，然后在下面的电容参数区域，可以对设计中的去耦电容添加电容RLC参数，也可以在设计中添加不同频点的去耦电容，以提高电源平面的完整性。
1.2.1 添加去耦电容模型库
在以上窗口中点击Library，即可指定设计中应用电容模型库，包括：选择当前设计中的去耦电容模型库；添加电容模型库——其中电容的频率参数直观的显
示出来如下图所示。
1.2.2 添加去耦电容模型参数
选择电源平面中应用的去耦电容，然后点击Add Model，其中需要添加电容的R/L/C模型参数如下图所示。完成电容模型参数设定后，如果需要修改参数，可以点击Edit Model以编辑优化去耦电容R/L/C参数。
对于上图所示的电容模型参数，点击Plot Graph，即可在完成模型参数设置后实时看到准确的电容频域曲线，即可了解电容对哪个频段的杂波抑制效果最好——去耦电容频率特性由电容值Capacitance、特征阻抗ESR、特征电感ESL 及安装寄生电感Mounted Inductance等参数决定。
由上图所示，该电容模型将主要用以抑制8.76MHz频率的杂波激励，以确保3v3电源平面的完整性和阻抗连续性。
1.3 Components and Ports选项卡
如下图所示：
在Components and Ports 选项卡中，主要设置电源平面的返回路径、电源平面分析的激励源端（Source 电源接入引脚）以及电源平面接收端（Sink 电源使用的器件Pin ）——Source 为电源平面接入Pin （电源转换端接入端），Sink 为使用该电源的器件Pin 。其中Sink 的选择，不需要选择全部的电源使用Pin 为分析Sink 端，只需要着重分析该电源使用频率最高的器件。
1.3.1 电源平面激励端接收端设置
如上图所示，设置U12.4为Source 端（U12为电源转换芯片，实现10v-3v 转换，U12.4为3v 电平输出端），U15.AA5……U15.W11设置为Sink 端（U15为电源3v3平面主要使用芯片，AA5……W11为电源3v3平面的使用Pins ），设置完成后，U15上电源使用Pin 的允许电流为Current THold/电源使用Pin 的数量（分析时默认情况电流为平均分布），如下图所示。
Sink 电源平面接收端（器件电源使用引脚）的电流分析阈值为
mA A N ld CurrentTHo PowerPins 4545.4522
1==
1.3.2 电源平面返回路径设置
在Components and Ports选项卡中，点击右上角的Return Path在弹出的Return Path Configuration对话框中可以设置电源的返回平面，即对应的返回地平面，如下图所示，指定电源引脚Power Pins对应器件Ground Pins的地网络——即可完成所有电源Pin的电流返回路径（对应地Pin）设置。
2. 电源平面仿真参数设置
电源平面的参数设置，包括待分析电源平面，电源叠层参数，电源平面去耦电容参数，电源平面返回平面，以及激励端、接收端等参数的设置。完成这些参数设置后，在真正进行电源平面的仿真分析前，我们必须完成电源完整性分析的仿真参数设定。
在PDN Analysis主分析界面中，点击Analyze->Mesh/Static IRDrop Analysis/PI Plane Analysis/PI Network Analysis命令都可以打开电源平面仿真参数设置界面，如下图所示。
在Power/Ground Plane的仿真参数设置界面中，点击Preferences弹出Preferences窗口，该界面即可用以设置电源平面仿真各参数，包括Mesh网格参数、仿真叠层参数、分析频域范围、分析温度参数等各类PDN Analysis仿真参数，改善这些参数可以优化电源平面分析的准确度、仿真精度以及仿真速度。
2.1 Preferences/General选项卡参数设置
其中参数设置如下：
Default参数——仿真默认参数，即PDN Analysis主界面的参数设置，不再赘述；Target impedance shape（Default）参数——电源平面目标阻抗曲线，包括平
面阻抗曲线的拐点（Corner Impedance）、阻抗变化后的斜率（Slope）及其倍
增量（Multiplier），即目标阻抗某范围内是保持不变的，超过该拐角频率后目标阻抗将以某个斜率值呈线性变化的趋势；
Decoupling capacitor参数——去耦电容参数，包括电容安装后的寄生电感（Mounted inductance），以及去耦电容的去耦有效半径（0.005H）。
2.2 Preferences/Simulation仿真范围设置
其中电源平面仿真参数如下：
Frequency Domain频域参数——电源平面分析的频率分析范围，包括电源平面分析的起始频率（Lower Frequency）、终止频率（Upper Frequency）、频率扫描分析方式（Sweep Scale）以及频率分析次数（Sweep Number）；
Time Domain时间参数——电源平面分析的时间参数，包括仿真持续时间（Duration Time），以及时间分辨率，即分析的时间采样率（Resolution Time）；Color Legend颜色参数——电源平面分析的颜色参数，可以设置分析结果显示的颜色设置如下图所示，设置完成后平面分析结果将以这个颜色参数在界面中显示分析的电压、电流、温度、电流密度以及平面阻抗等电压平面性能。
注意：PDN Analysis电源平面分析一般在1MHz-5GHz之间，频率小于1MHz 或大于5GHz的超低频或超高频时，电源平面分析就需要IC器件的内部分析模型，与PDN进行协同分析。
2.3 Preferences/Field Solver仿真求解算法设置
其中电源平面分析的算法参数如下：
Mesh Information…Rectangle参数——网格化参数设置，包括网格化尺寸，网格化的平面范围（Scope）等平面网格化参数；
Field Solver Option算法参数——电源平面分析的算法选择设置，一般选择默认全波分析算法既可（Full Wave Model）；
Ambient Temperature温度参数——环境温度设置，即默认的分析温度；Surface Roughness粗糙度参数——PCB表面曾粗糙度参数，板厂会有对应粗糙度参数，若不考虑PCB表面粗糙度，设置为0即可。
注意：Mesh网格化尺寸参数，有Fine/Regular/Coarse/Custom四种参数，其决定的电源平面的网格尺寸分别为1/20的波长（Fine），1/10的波长（Regular），1/5的波长（Coarse），波长=3e8/Freq。Mesh网格化更精确，电源平面分析就更精确，但分析速度较慢；网格化粗糙，电源平面分析随之粗糙，但分析速度较快；网格化标准，电源平面分析精度与速度平衡。我们在做电源平面分析的时候，需要在分析精度和分析速度之间作平衡。
3. 电源平面网格化（Mesh）
我们需要给电源平面进行网格化分析，即将电源平面按照规定的参数尺寸分割为密集的网格形式，以便于后期的电源平面压降、电流、阻抗等仿真分析——电源平面分析是以网格为基础的，电源平面网格化的精度决定着分析的精度与速度。
在PCB PDN Analysis分析主界面中，点击Analyze/Mesh命令，进入Power/Ground Plane Meshing网格化分析界面，如下图所示，点击Mesh命令软件即可对电源平面进行Mesh网格化分析。
电源平面Mesh网格化分析完成之后，在PCB界面Options窗口，选择电源平面所在叠层，其网格化分析结果将会在PCB上形象化的显示。
注意：显示电源平面Mesh分析结果时，在Visibility窗口中关闭可视叠层，PDN Mesh网格化分析显示的电源平面不属于某个叠层，是单独显示的。
上图所示即为电源平面网格化Mesh分析后的平面显示结果，它将电源平面细化为无数的网格（网格尺寸在Preferences/Field Solver/Mesh Information中设置），PDN电源平面的其他压降、电流、电流密度、阻抗、温度等分析都将以此网格为基础做详细的分析。
4. 电源平面静态压降分析IR Drop
电源平面的静态压降分析，即直流压降分析，可以将电源平面的直流电压状况以图形化、形象化的方式显示出来，可帮助工程师检验该电源平面分割方式（该供电系统）是否能够提供足够的直流信号用于驱动信号有效传输（器件能否正常工作）。
在PCB PDN Analysis主分析界面中，点击Analyze/Static IRDrop Analysis 命令，如下图所示，并在弹出的Static IRDrop Analysis窗口中点击Preferences，以完成仿真参数设置，具体参数设置前面已有介绍，不再赘述。
然后在Static IRDrop Analysis分析界面，点击Analyze命令，即可开始电源平面的静态压降分析，分析完成后，直流压降、电流、电流密度、温度等平面分析结果都将在PCB界面中显示出来。在PCB界面中，右击可以选择显示结果的类型，包括Mesh网格显示、Voltage直流压降显示、Density电流密度显示、TempRise温升显示灯结果显示，此外结果还可以通过3D EMV Viewer直观的显示出来，如下图所示。
注意：如果工程师需要在PDN仿真后，直接在PCB界面中调用EMV Viewer显示分析结果，必须定义计算机的高级环境变量——PDNS_3DVIEWER=1。
变量名称 PDNS_3DVIEWER
变量值 1
4.1 直流压降分析
完成Static IRDrop Analysis之后，直流压降分析结果将在EMV Viewer中形象化的显示出来，如下图所示。
4.2 直流电流分析
完成Static IRDrop Analysis之后，直流电流分析结果将在EMV Viewer中形
象化显示出来，如下图所示。
4.3 直流电流密度分析
完成Static IRDrop Analysis之后，直流电流密度分析结果将在EMV Viewer
中形象化显示出来，如下图所示。
4.4 直流温度分析
完成Static IRDrop Analysis之后，直流电流密度分析结果将在EMV Viewer
中形象化显示出来，如下图所示。
图所示。
本文始於2010年初，2011年開放閱覽，將說明PI不是只看Resonance、Target Impedance來下de-coupling cap.，或看IR drop而已，應先避免電源\地平面不當分割，再下電容加強改善Target Impedance，才是較好的設計方式。另外還以實例說明做PI模擬時，電容模型輸入正確寄生電感值的重要性，以及分地與合地設計時，近場的差異。 1.Verification of board import 1.1 check stack-up 1.2 check net 1.3 check circuit element 2.Resonant mode analysis 2.1 未修改前，原分地、分power 2.2 部分power plane合併(已合地) 2.3 加de-coupling電容(已合地、合power) 3.Target Impedance 3.1 VDD3.3V for general IO 3.2 RF_VDD33 4.Voltage Drop (IR drop) 4.1 Generate sources and sinks 4.2 Meshing 4.3 Plotting and analyzing results 4.3.1. 原分地、分電源 4.3.2. 合地、合電源後 5.案例分析-- DCDC noise couple 5.1 模擬方法描述 5.2 模擬結果 5.2.1 電流分佈密度 5.2.2 近場強度分佈 6.問題與討論 6.1 為何在數MHz低頻存在resonant頻點? 6.2 Resonant 要壓到什麼程度才夠? 6.3 Target Impedance要壓到什麼程度才夠?
电源完整性设计 作者:于博士 一、为什么要重视电源噪声 芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。 对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步，但是由于内部延时的差别，各个晶体管的状态转换不可能是严格同步的，当某些晶体管已经完成了状态转换，另一些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域，那么电源噪声可能会被放大，并在门电路的输出端产生矩形脉冲干扰，进而引起电路的逻辑错误。芯片外部电源引脚处的噪声通过内部门电路的传播，还可能会触发内部寄存器产生状态转换。 除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪声会影响晶振、PLL、DLL的抖动特性，AD转换电路的转换精度等。解释这些问题需要非常长的篇幅，本文不做进一步介绍，我会在后续文章中详细讲解。 由于最终产品工作温度的变化以及生产过程中产生的不一致性，如果是由于电源系统产生的问题，电路将非常难调试，因此最好在电路设计之初就遵循某种成熟的设计规则，使电源系统更加稳健。 二、电源系统噪声余量分析 绝大多数芯片都会给出一个正常工作的电压范围，这个值通常是±5%。例如：对于3.3V 电压，为满足芯片正常工作，供电电压在3.13V到3.47V之间，或3.3V±165mV。对于1.2V 电压，为满足芯片正常工作，供电电压在1.14V到1.26V之间，或1.2V±60mV。这些限制可以在芯片datasheet中的recommended operating conditions部分查到。这些限制要考虑两个部分，第一是稳压芯片的直流输出误差，第二是电源噪声的峰值幅度。老式的稳压芯片
Cadence PDN电源平面完整性分析 ——孙海峰 随着超大规模集成电路工艺的发展，芯片工作电压越来越低，而工作速度越来越快，功耗越来越大，单板的密度也越来越高，因此对电源供应系统在整个工作频带内的稳定性提出了更高的要求。电源完整性设计的水平直接影响着系统的性能，如整机可靠性，信噪比与误码率，及EMI/EMC等重要指标。板级电源通道阻抗过高和同步开关噪声SSN过大会带来严重的电源完整性问题，这些会给器件及系统工作稳定性带来致命的影响。PI设计就是通过合理的平面电容、分立电容、平面分割应用确保板级电源通道阻抗满足要求，确保板级电源质量符合器件及产品要求，确保信号质量及器件、产品稳定工作。 Cadence PCB PDN analysis电源平面分析主要可以解决以下几个问题： 板级电源通道阻抗仿真分析，在充分利用平面电容的基础上，通过仿真分析确定旁路电容的数量、种类、位置等，以确保板级电源通道阻抗满足器件稳定工作要求。 板级直流压降仿真分析，确保板级电源通道满足器件的压降限制要求。 板级谐振分析，避免板级谐振对电源质量及EMI的致命影响等。 那么Cadence PCB PDN analysis如何对PCB进行电源平面完整性的分析？接下来，我将以一个3v3如下图所示的电源平面为例，来进行该平面的电源平面分析。
对图中3v3电源平面进行完整性分析，具体步骤将作详细解析。 在对该电源平面进行分析之前，我们需要首先确定PCB参数的精确，如：电源平面电平Identify DC Nets、PCB叠层参数Cross-Section等，这些参数都必须和PCB板厂沟通（板厂对叠层参数生产能力不同），在此基础上精确参数方能得到精确的分析结果。这些参数也可以在PDN Analysis分析界面上点击Identify DC Nets，Cross-Section来调整优化。
是德科技 ADS 克服信号和电源完整性挑战的 10 种方法 技术概述
Keysight EEsof EDA 的先进设计系统（ADS）软件是全球闻名的电子设计自动化软件，是射频、微波和高速数字应用的理想选择。为了提高效率，ADS 采用了一系列新技术，其中包括两个电磁（EM）软件解决方案，专门用于帮助信号和电源完整性工程师提高 PCB 设计中的高速链路性能。以下列出了 ADS 帮助工程师克服信号和电源完整性挑战的 10 种方法。 1. ADS 为您的 SI EM 表征提供出色的速度和准确性.....................................................第 2 页 2. ADS 简化部件 S 参数文件的使用................................................................................第 4 页 3. ADS 提供先进的通道仿真器技术................................................................................第 6 页 4. ADS 立身于技术（如 PAM-4）潮头 .............................................................................第 9 页 5. ADS 加速 DDR4 仿真方法 ...........................................................................................第 12 页 6. ADS 将电源交到设计人员（PI 分析）手中 ...................................................................第 15 页 7. ADS 可实现平坦的 PDN 阻抗响应 ..............................................................................第 18 页 8. ADS 提供电热仿真 .......................................................................................................第 21 页 9. ADS 有一个互连工具箱（Via Designer 和 CILD）..............................................................第 22 页 10. ADS 传递是德科技理念： 人力资源、硬件和软件资源的结合，开启测量新视野..................................................第23 页 1. ADS 为您的 SI EM 表征提供出色的速度和准确性 在精确表征高速通道的损耗和耦合时，通常会使用电磁（EM）技术。随着数据速率提升，我们面临的一个主要困境是选择使用哪种 EM 技术。全波通用 EM 仿真工具可在高频下提供所需的精度。用于 SI 分析的 3D-EM 技术的限制因素是 PCB 设计的规模和复杂性。高密度电路板需要花大量时间去手动简化版图，根据所需仿真的信号网络进行切板，并在实际的时间内（通常要很多小时）优化网格得到准确的仿真结果。设计人员一次只能验证电路板的一小部分。 相比之下，混合仿真器则要快得多，并且可以覆盖电路板上更大的网络范围。然而，仿真是否能够与测量很好地关联，这个问题始终存在。此外，使用简化方法还让您错过了哪些 EM 效应？ ADS 推出了两种 EM 分析解决方案— SIPro 和 PIPro，它们专门为克服这些挑战而设计。SIPro 侧重于对大型、复杂的高速 PCB 上的高速链路进行 SI EM 分析，而 PIPro 则侧重于对配电网络（PDN）进行 PI EM 分析，包括直流 IR 压降分析、交流 PDN 阻抗分析和电源面共振分析。 尤其是，SIPro 采用了复合 EM 技术，提供比通用 EM 解决方案容量更高的纯 EM 分析。它可以捕获所有相关的 EM 效应，如过孔之间的耦合、过孔到微带转换以及信号到地/电源面耦合。SIPro 和 PIPro EM 仿真器套件都提供了网络驱动的用户界面，设计人员可以在这个界面上快速选择他们想要仿真的网络，以及电源面和接地面及元器件，并且无需花费时间或精力在仿真之前手动编辑或操作版图对象。端口也可以自动设置。利用这一流程，设计人员只需不超过 20 次点击，就能迅速完成从版图到获得仿真结果的过程（图 1）。
于博士信号完整性研究网 https://www.doczj.com/doc/167982015.html, 电源完整性设计详解 作者：于争 博士 2009年4月10日
目 录 1 为什么要重视电源噪声问题？....................................................................- 1 - 2 电源系统噪声余量分析................................................................................- 1 - 3 电源噪声是如何产生的？............................................................................- 2 - 4 电容退耦的两种解释....................................................................................- 3 - 4.1 从储能的角度来说明电容退耦原理。..............................................- 3 - 4.2 从阻抗的角度来理解退耦原理。......................................................- 4 - 5 实际电容的特性............................................................................................- 5 - 6 电容的安装谐振频率....................................................................................- 8 - 7 局部去耦设计方法......................................................................................- 10 - 8 电源系统的角度进行去耦设计..................................................................- 12 - 8.1 著名的Target Impedance（目标阻抗）..........................................- 12 - 8.2 需要多大的电容量............................................................................- 13 - 8.3 相同容值电容的并联........................................................................- 15 - 8.4 不同容值电容的并联与反谐振（Anti-Resonance）......................- 16 - 8.5 ESR对反谐振（Anti-Resonance）的影响......................................- 17 - 8.6 怎样合理选择电容组合....................................................................- 18 - 8.7 电容的去耦半径................................................................................- 20 - 8.8 电容的安装方法................................................................................- 21 - 9 结束语..........................................................................................................- 24 -
电源完整性设计电容的安装方法 电容的安装方法 电容的摆放 对于电容的安装，首先要提到的就是安装距离。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。容值稍大些的可以距离稍远，最外层放置容值最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片。下面的图14就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。 图14 电容摆放位置示例 还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。 电容的安装 在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也
是同样。这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图15直观的显示了电流的回流路径。 图15 流经电容的电流回路 放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。图16显示了几种过孔放置方法。 图16 高频电容过孔放置方法 第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。 第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。 第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的
电源完整性理论基础 ------- 阿鸣随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(power integrity)。其实，PI和SI是紧密联系在一起的，只是以往的EDA仿真工具在进行信号完整性分析时，一般都是简单地假设电源绝对处于稳定状态，但随着系统设计对仿真精度的要求不断提高，这种假设显然是越来越不能被接受的，于是PI的研究分析也应运而生。从广义上说，PI是属于SI研究范畴之内的，而新一代的信号完整性仿真必须建立在可靠的电源完整性基础之上。虽然电源完整性主要是讨论电源供给的稳定性问题，但由于地在实际系统中总是和电源密不可分，通常把如何减少地平面的噪声也作为电源完整性中的一部分进行讨论。 一． 电源噪声的起因及危害 造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大；二是电流回路上存在的电感。从表现形式上来看又可以分为三类：同步开关噪声（SSN），有时被称为Δi噪声，地弹（Ground bounce）现象也可归于此类（图1-a）；非理想电源阻抗影响（图1-b）；谐振及边缘效应（图1-c）。
对于一个理想的电源来说，其阻抗为零，在平面任何一点的电位都是保持恒定的（等于系统供给电压），然而实际的情况并不如此，而是存在很大的噪声干扰，甚至有可能影响系统的正常工作，见图2： 开关噪声给信号传输带来的影响更为显著，由于地引线和平面存在寄生电感，在开关电流的作用下，会造成一定的电压波动，也就是说器件的参考地已经不再保持零电平，这样，在驱动端（见图3-a），本来要发送的低电平会出现相应的噪声波形，相位和地面噪声相同，而对于开关信号波形来说，会因为地噪声的影响导致信号的下降沿变缓；在接收端（见图3-b），信号的波形同样会受到地噪声的干扰，不过这时的干扰波形和地噪声相位相反；另外，在一些存储性器件里，还有可能因为本身电源和地噪声的影响造成数据意外翻转（图3-c）。 从前面的图3-c我们可以看到，电源平面其实可以看成是由很多电感和电容构成的网络，也可以看成是一个共振腔，在一定频率下，这些电容和电感会发生谐振现象，从而影响电源层的阻抗。比如一个8英寸×9英寸的PCB空板，板材是普通的FR4，电源和地之间的间距为4.5Mils，随着频率的增加，电源阻抗是不断变化的，尤其是在并联谐振效应显著的时候，电源阻抗也随之明显增加（见图4）。
如何实现电源PCB板完整性的设计 在电路设计中，一般我们很关心信号的质量问题，但有时我们往往局限在信号线上进行研究，而把电源和地当成理想的情况来处理，虽然这样做能使问题简化，但在高速设计中，这种简化已经是行不通的了。尽管电路设计比较直接的结果是从信号完整性上表现出来的，但我们绝不能因此忽略了电源完整性设计。因为电源完整性直接影响最终PCB板的信号完整性。电源完整性和信号完整性二者是密切关联的，而且很多情况下，影响信号畸变的主要原因是电源系统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影响很严重、多电源/地平面的分割不好、地层设计不合理、电流不均匀等等。 （1）电源分配系统 电源完整性设计是一件十分复杂的事情，但是如何近年控制电源系统（电源和地平面）之间阻抗是设计的关键。理论上讲，电源系统间的阻抗越低越好，阻抗越低，噪声幅度越小，电压损耗越小。实际设计中我们可以通过规定最大的电压和电源变化范围来确定我们希望达到的目标阻抗，然后，通过调整电路中的相关因素使电源系统各部分的阻抗（与频率有关）目标阻抗去逼近。 （2）地反弹 当高速器件的边缘速率低于0.5ns时，来自大容量数据总线的数据交换速率特别快，当它在电源层中产生足以影响信号的强波纹时，就会产生电源不稳定问题。当通过地回路的电流变化时，由于回路电感会产生一个电压，当上升沿缩短时，电流变化率增大，地反弹电压增加。此时，地平面（地线）已经不是理想的零电平，而电源也不是理想的直流电位。当同时开关的门电路增加时，地反弹变得更加严重。对于128位的总线，可能有50_100个I/O线在相同的时钟沿切换。这时，反馈到同时切换的I/O驱动器的电源和地回路的电感必须尽可能的低，否则，连到相同的地上的静止将出现一个电压毛刷。地反弹随处可见，如芯片、封装、连接器或电路板上都有可能会出现地反弹，从而导致电源完整性问题。 从技术的发展角度来看，器件的上升沿将只会减少，总线的宽度将只会增加。保持地反弹在可接受的唯一方法是减少电源和地分布电感。对于，芯片，意味着，移到一个阵列晶片，
SIwave电源完整性仿真教程V1.0 目录 1软件介绍 (4) 2.1功能概述 (4) 2.2操作界面 (5) 2.3常用热键 (7) 2仿真的前期准备 (8) 2.1软件的准备 (8) 2.2 PCB文件导入 (8) 2.2.1 Launch SIwave方式 (8) 2.2.1 ANF+CMP方式 (9) 2.3 PCB的Validation Check (10) 2.4 PCB叠层结构设置 (11) 2.5仿真参数设置 (13) 2.6 RLC参数修正 (14) 2.6.1 RLC的自动导入 (14) 2.6.2检视自动导入的RLC默认值 (15)
2.6.3批量修改RLC值 (16) 2.6.4套用大厂的RLC参数 (16) 3 SIwave仿真模式 (17) 3.1谐振模式 (17) 3.2激励源模式 (19) 3.3 S参数分析 (22) 4实例仿真分析 (24) 4.1从Allegro中导入SIwave (24) 4.2 Validation Check (24) 4.3叠层结构设置 (24) 4.4无源参数RLC修正 (25) 4.5平面谐振分析 (27) 4.6目标阻抗（Z参数）分析 (28) 4.7选取退耦电容并添加 (29) 4.8再次运行仿真查看结果 (30) 5问题总结 (32)
5.1 PCB谐振的概念 (32) 5.2为何频率会有实部和虚部 (33) 5.3电容的非理想特性影响 (34) 5.4地平面完整与回流路径连续 (34) 5.5电源目标阻抗 (35)
1软件介绍 2.1功能概述 Ansoft SIwave主要用于解决电源完整性问题，采用全波有限元算法，只能进行无源的仿真分析。Ansoft SIwave虽然功能强大，但并非把PCB导入，就能算出整块板子的问题在哪里。还需要有经验的工程设计人员，以系统化的设计步骤导入此软件检查PCB设计。主要功能如下： 1.计算共振模式 在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS 电源地系统的共有的、内在的共振模式。可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。 2. 查看共振模式下的电压分布图 避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。 3.侦测电压 利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。 4.表面电压 基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压
DesignCon 2011 Signal and Power Integrity for a 1600 Mbps DDR3 PHY in Wirebond Package June Feng, Rambus Inc. [Email: jfeng@https://www.doczj.com/doc/167982015.html,] Ralf Schmitt, Rambus Inc. Hai Lan, Rambus Inc. Yi Lu, Rambus Inc.
Abstract A DDR3 interface for a data rate of 1600MHz using a wirebond package and a low-cost system environment typical for consumer electronics products was implemented. In this environment crosstalk and supply noise are serious challenges and have to be carefully optimized to meet the data rate target. We are presenting the signal and power integrity analysis used to optimize the interface design and guarantee reliable system operation at the performance target under high-volume manufacturing conditions. The resulting DDR3 PHY was implemented in a test chip and achieves reliable memory operations at 1600MHz and beyond. Authors Biography June Feng received her MS from University of California at Davis, and BS from Beijing University in China. From 1998 to 2000, she was with Amkor Technology, Chandler, AZ. She was responsible for BGA package substrate modeling and design and PCB characterization. In 2000, she joined Rambus Inc and is currently a senior member of technical staff. She is in charge of performing detailed analysis, modeling, design and characterization in a variety of areas including high-speed, low cost PCB layout and device packaging. Her interests include high-speed interconnects modeling, channel VT budget simulation, power delivery network modeling and high-frequency measurements. Ralf Schmitt received his Ph.D. in Electrical Engineering from the Technical University of Berlin, Germany. Since 2002, he is with Rambus Inc, Los Altos, California, where he is a Senior Manager leading the SI/PI group, responsible for designing, modeling, and implementing Rambus multi-gigahertz signaling technologies. His professional interests include signal integrity, power integrity, clock distribution, and high-speed signaling technologies. Hai Lan is a Senior Member of Technical Staff at Rambus Inc., where he has been working on on-chip power integrity and jitter analysis for multi-gigabit interfaces. He received his Ph.D. in Electrical Engineering from Stanford University, M.S. in Electrical and Computer Engineering from Oregon State University, and B.S. in Electronic Engineering from Tsinghua University in 2006, 2001, and 1999, respectively. His professional interests include design, modeling, and simulation for mixed-signal integrated circuits, substrate noise coupling, power and signal integrity, and high-speed interconnects. Yi Lu is a senior systems engineer at Rambus Inc. He received the B.S. degree in electrical engineer and computer science from U.C. Berkeley in 2002 with honors. In 2004, he received the M.S. degree in electrical engineering from UCLA, where he designed and fabricated a 3D MEMS microdisk optical switch. Since joining Rambus in 2006, he has been a systems engineer designing various memory interfaces including XDR1/2 and DDR2/3.
基于信号完整性与电源完整性的PCB电磁兼容协同仿真方法 研究 摘要：基于数字样机的多学科协同设计，是应对传统的印制电路板（PCB：PrintedCircuitBoard）设计周期长、成本高和一次设计成功率低等不足的重要技术 手段，已被广泛地应用于电子产品的研发设计中。PCB协同设计主要是对其功能、性能和可靠性等方面进行评估和改进，涉及到多物理场、多学科的仿真软件工具集。针对日益复杂的电子设备电磁兼容设计，提出基于信号完整性与电源完整性 的PCB电磁兼容协同仿真方法。 关键词：信号完整性；电源完整性；PCB；电磁兼容；协同仿真；方法研究 1、前言 随着电子设备高速化、低功耗、小型化的飞速发展，PCB（PrintedCircuitBoard，印刷电路板）设计人员面临的信号完整性、电源完整性与电磁兼容性问题日益突出，已成为高可靠性PCB设计的瓶颈之一。信号完整性、电源完整性与电磁兼容 性问题不是独立的现象，核心都是电磁场问题，它们之间相互影响，1个方面的 改善可促进另2个方面的改善，割裂、单一地进行分析不能全面解决问题，只有 对三者进行整体的分析研究才能解决高性能、高可靠PCB设计所面临的难题，从 根本上提高PCB的电磁兼容性能。 2、基于信号完整性与电源完整性的PCB电磁兼容协同仿真方法 针对目前日益突出的SI，PI和EMC问题及它们之间紧密的联系，本文提出基 于信号完整性与电源完整性的PCB电磁兼容协同仿真方法，其核心是基于电磁场 和电路仿真结合的方法从SI，PI和EMC这3个方面对PCB进行整体的、全流程 的仿真，从3个方面来提高PCB设计的电磁兼容性，仿真方法与流程如图1所示。 图1 PCB 电磁兼容的协同仿真方法与流程 PCB的电源平面与地平面相当于一个谐振腔，具有谐振特性，利用电磁场仿 真分析方法分析PCB电源平面与地平面谐振，查看谐振频率点及谐振电压分布， 避免PCB的工作频率落到谐振频率附近，避免关键芯片的布局位置位于谐振电压 峰值处，从而减少噪声的耦合和辐射发射。 稳定干净的电源是PCB正常工作的基本保证，进行电源平面阻抗仿真分析， 查看所关注电源平面的阻抗是否低于目标阻抗值，若平面阻抗高于目标阻抗，添 加去耦电容或优化PCB叠层设计降低电源与地平面之间的阻抗，以减少电压波动 对芯片工作的影响。过大的直流电压压降会引起芯片工作异常，通过分析电源平 面电流及电压分布，减少不合理的电源平面分割所造成电流分布密度过大和电压 压降过大的问题。 信号完整性分析主要从信号的时序、电压等方面考察信号质量，确保信号能 正常到达接收端，同时减少噪声的产生和传播，利用电磁场仿真方法提取PCB上 关键信号网络的参数模型，结合芯片模型搭建仿真电路进行电路仿真，查看关键 信号网络的信号质量，通过调整布线等手段优化信号质量较差的电路网络。PCB 辐射仿真分析有助于掌握单板各部分的辐射情况，将关键芯片驱动端输出作为辐 射源放置到PCB上芯片实际管脚位置，进行辐射仿真，查看PCB单板辐射，对于 辐射较大处可以通过抑制手段来降低单板辐射。 基于信号完整性与电源完整性的PCB电磁兼容协同仿真方法通过电磁场仿真 与电路仿真相结合从SI，PI和EMC这3个方面进行全流程的协同仿真，全面解决
558IEEE TRANSACTIONS ON ADV ANCED PACKAGING,VOL.30,NO.3,AUGUST2007 An Integrated Signal and Power Integrity Analysis for Signal Traces Through the Parallel Planes Using Hybrid Finite-Element and Finite-Difference Time-Domain Techniques Wei-Da Guo,Guang-Hwa Shiue,Chien-Min Lin,Member,IEEE,and Ruey-Beei Wu,Senior Member,IEEE Abstract—This paper presents a numerical approach that com-bines the?nite-element time-domain(FETD)method and the?-nite-difference time-domain(FDTD)method to model and ana-lyze the two-dimensional electromagnetic problem concerned in the simultaneous switching noise(SSN)induced by adjacent signal traces through the coupled-via parallel-plate structures.Applying FETD for the region having the source excitation inside and FDTD for the remaining regions preserves the advantages of both FETD ?exibility and FDTD ef?ciency.By further including the transmis-sion-line simulation,the signal integrity and power integrity is-sues can be resolved at the same time.Furthermore,the numer-ical results demonstrate which kind of signal allocation between the planes can achieve the best noise cancellation.Finally,a com-parison with the measurement data validates the proposed hybrid techniques. Index Terms—Differential signaling,?nite-element and?nite-difference time-domain(FETD/FDTD)methods,power integrity (PI),signal integrity(SI),simultaneous switching noise(SSN), transient analysis. I.I NTRODUCTION I N RECENT years,considerable attention has been devoted to time-domain numerical techniques to analyze the tran-sient responses of electromagnetic problems.The?nite-differ-ence time-domain(FDTD)method proposed by Yee in1966 [1]has become the most well-known technique because it pro-vides a lot of attractive advantages:direct and explicit time-marching scheme,high numerical accuracy with a second-order discretization error,stability condition,easy programming,and minimum computational complexity[2].However,it is often in-ef?cient and/or inaccurate to use only the FDTD method to deal Manuscript received March3,2006;revised November6,2006.This work was supported in part by the National Science Council,Republic of China,under Grant NSC91-2213-E-002-109,by the Ministry of Education under Grant93B-40053,and by Taiwan Semiconductor Manufacturing Company under Grant 93-FS-B072. W.-D.Guo,G.-H.Shiue,and R.-B.Wu are with the Department of Electrical Engineering and Graduate Institute of Communication Engi-neering,National Taiwan University,10617Taipei,Taiwan,R.O.C.(e-mail: f92942062@https://www.doczj.com/doc/167982015.html,.tw;d9*******@https://www.doczj.com/doc/167982015.html,.tw;rbwu@https://www.doczj.com/doc/167982015.html,.tw). C.-M.Lin is with the Packaging Core Competence Department,Advanced Assembly Division,Taiwan Semiconductor Manufacturing Company,Ltd., 30077Taiwan,R.O.C.(e-mail:chienmin_lin@https://www.doczj.com/doc/167982015.html,). Color versions of one or more of the?gures in this paper are available online at https://www.doczj.com/doc/167982015.html,. Digital Object Identi?er10.1109/TADVP.2007.901595with some speci?c structures.Hybrid techniques,which com-bine the desirable features of the FDTD and other numerical schemes,are therefore being developed to improve the simula-tion capability in solving many realistic problems. First,the FDTD(2,4)method with a second-order accuracy in time and a fourth-order accuracy in space was incorporated to tackle the subgridding scheme[3]and a modi?ed form was employed to characterize the electrically large structures with extremely low-phase error[4].Second,the integration with the time-domain method of moments was performed to analyze the complex geometries comprising the arbitrary thin-wire and inhomogeneous dielectric structures[5],[6].Third,the?exible ?nite-element time-domain(FETD)method was introduced locally for the simulation of structures with curved surfaces [6]–[8]. With the advent of high-speed digital era,the simultaneous switching noise(SSN)on the dc power bus in the multilayer printed circuit boards(PCBs)causes paramount concern in the signal integrity and power integrity(SI/PI)along with the electromagnetic interference(EMI).One potential excitation mechanism of this high-frequency noise is from the signal traces which change layers through the via transition[9]–[11]. In the past,the transmission-line theory and the two-dimen-sional(2-D)FDTD method were combined successfully to deal with the parallel-plate structures having single-ended via transition[12],[13].Recently,the differential signaling has become a common wiring approach for high-speed digital system designs in bene?t of the higher noise immunity and EMI reduction.Nevertheless,for the real layout constraints,the common-mode currents may be generated from various imbal-ances in the circuits,such as the driver-phase skew,termination diversity,signal-path asymmetries,etc.Both the differential-and common-mode currents can in?uence the dc power bus, resulting in the SSN propagating within the planes. While applying the traditional method to manage this case,it will need a much?ner FDTD mesh to accurately distinguish the close signals transitioning through the planes.Such action not only causes the unnecessary waste of computer memory but also takes more simulation time.In order to improve the computa-tional ef?ciency,this paper incorporates the FETD method to the small region with two or more signal transitions inside,while the other regions still remain with the coarser FDTD grids.While the telegrapher’s equations of coupled transmission lines are further introduced to the hybrid FETD/FDTD techniques,the 1521-3323/$25.00?2007IEEE