SIwave电源完整性仿真教程V1.0
目录
1软件介绍 (4)
2.1功能概述 (4)
2.2操作界面 (5)
2.3常用热键 (7)
2仿真的前期准备 (8)
2.1软件的准备 (8)
2.2 PCB文件导入 (8)
2.2.1 Launch SIwave方式 (8)
2.2.1 ANF+CMP方式 (9)
2.3 PCB的Validation Check (10)
2.4 PCB叠层结构设置 (11)
2.5仿真参数设置 (13)
2.6 RLC参数修正 (14)
2.6.1 RLC的自动导入 (14)
2.6.2检视自动导入的RLC默认值 (15)
2.6.3批量修改RLC值 (16)
2.6.4套用大厂的RLC参数 (16)
3 SIwave仿真模式 (17)
3.1谐振模式 (17)
3.2激励源模式 (19)
3.3 S参数分析 (22)
4实例仿真分析 (24)
4.1从Allegro中导入SIwave (24)
4.2 Validation Check (24)
4.3叠层结构设置 (24)
4.4无源参数RLC修正 (25)
4.5平面谐振分析 (27)
4.6目标阻抗（Z参数）分析 (28)
4.7选取退耦电容并添加 (29)
4.8再次运行仿真查看结果 (30)
5问题总结 (32)
5.1 PCB谐振的概念 (32)
5.2为何频率会有实部和虚部 (33)
5.3电容的非理想特性影响 (34)
5.4地平面完整与回流路径连续 (34)
5.5电源目标阻抗 (35)
1软件介绍
2.1功能概述
Ansoft SIwave主要用于解决电源完整性问题，采用全波有限元算法，只能进行无源的仿真分析。Ansoft SIwave虽然功能强大，但并非把PCB导入，就能算出整块板子的问题在哪里。还需要有经验的工程设计人员，以系统化的设计步骤导入此软件检查PCB设计。主要功能如下：
1.计算共振模式
在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS 电源地系统的共有的、内在的共振模式。可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。
2. 查看共振模式下的电压分布图
避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。
3.侦测电压
利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。
4.表面电压
基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压
峰值和谷点的位置处。（这就是如何放置退耦电容的根据）
5.单端口的Z参数计算
计算单端口的（IC位置）的Z参数（通常使用log－log标尺，Hz）。通过Z参数的频率相应曲线，我们可以计算出我们需要的“电容大小、ESL大小、ESR大小”。（从中我们可以知道我们需要什么样规格的退耦电容）。
6.侦测实际退耦电容影响
使用内置的ANSOFT FULL－WAVE SPICE来侦测实际退耦电容影响（包括：共振、ESL、ESR、Parrallel skew等）。
7.选取电容
通过实际的AC扫描响应来选择需要的电容，包括电容的 R／L／C值。
8.侦测回路电感影响
在不同的位置放置电容来侦测路径的自感的影响。（这将决定退耦电容放置的位置）。
9.检测传输阻抗
使用多端口的Z参数来检测传输阻抗。
2.2操作界面
SIwave v3.5软件刚安装完的画面如图 1- 1所示，配置如下：
1.View \ Windows：Circuit Elements\Layers\Nets Window
2.View \ Toolbars：Coordinate Entry and Draw
3.View \ Windows：Message Window
图 1- 1SIwave界面
1. View\ Windows：Circuit Elements\Layers\Nets Window
每一行代表每一层layer的堆栈(stack)，叉叉符号表示该层各元素是否全显示。如果想显示第一层的traces但不想看circuit elements，就选第二个勾勾，但不选第四个勾勾，如图 1- 2所示。
小圆圈的核选按钮，代表目前选定的编辑层，这一层要选对，才可以正确的选定该层对象(trace\via\element\plane)做编辑。
有颜色的长方框，代表该层的copper有没有要填满显示
如果直接在"METAL-1"文字上点鼠标右键，会跳出快捷选单"Edit Layer
Properties..."。
图 1- 2 Layers
2.View \ Toolbars：Draw?
左边部份是主功能选单内的Draw \ Circle, ..., Trace, Via，用来放置circuit element。选定要放置的对象后，记得还要选择"Drawing Mode" 。
右边部份是选择对象。可以用光标选定或是拉方框范围选定。选定对象前，记得要选择正确的对象属性，否则无法选到该对象。
例如：via="Geometry"，port="Circuit Element"
View \ Toolbars：Coordinate Entry?
左边显示目前坐标；右边设定刻度单位，可以从mm改成mils
3.View \ Windows：Message Window
在程序执行的过程中，Message还有旁边的Warnings/Errors会显示相关信息2.3常用热键
Shift + 左键拖曳：整个图像在画面区域内搬移 ( View \ Pan )
Shift + Alt + 左键上拖曳：Zoom in??
Shift + Alt + 左键下拖曳：Zoom out
Alt + 拖曳：3D旋转
Alt + 左键双击：于上区域 -> 正视位
???????????????????????? 于下区域 -> 背视位
???????????????????????? 于左右区域 -> 侧视位
Ctrl + D：Fit All
2仿真的前期准备
2.1软件的准备
本教程中软件使用的版本分别是Cadence 15.7和SIwave V3.5。
SIwave软件的安装与破解都比较简单，这里不做叙述。
另外，为方便Allegro文件的导入，安装Cadence软件之后，可以安装Ansoft Links 的Cadence集成工具(int_cadence_Allegro.exe)。安装成功之后，会有一个Ansoft的工具条，如图 2- 1所示：
图 2- 1 Ansoft的安装工具条
2.2 PCB文件导入
以Cadence Allegro的导入为例，介绍PCB文件的导入过程，有两种方式。
2.2.1 Launch SIwave方式
运行Allegro的Ansoft\Launch SIwave菜单，如图 2- 2所示：
图 2- 2 Launch SIwave
弹出如图 2- 3框图：
图 2- 3 Start SIwave
点击OK，弹出如图 2- 4，图 2- 5所示框图：
图 2- 4 PCB文件导入过程中
图 2- 5 PCB文件导入完成后
即完成Allegro到SIwave的转换。
2.2.1 ANF+CMP方式
1.运行Allegro的Ansoft\Write Ansoft Neutral File V2或V4菜单，如图 2- 6所
示：
图 2- 6 Write Ansoft Neutral File
弹出如图 2- 7所示窗口：
图 2- 7 Export ANF
点击OK，即导出“*_v2.anf”文件。
2.运行Allegro的Ansoft\Write SIwave Component File菜单，如图 2- 8所示：
图 2- 8 Export Component File
点击OK，即可导出“*.cmp”文件。
3.打开SIwave3.5
a.运行SIwave的File\Import\ANF…菜单，如图 2- 9所示：
图 2- 9 Import ANF
选择刚才从Allegro中导出来的“*_v2.anf”文件，弹出图 2- 10所示的窗口：
图 2- 10导入ANF文件之后
b.然后，运行SIwave的File\Import\Component File菜单，选择刚才从Allegro中导出来的“*_v2.cmp”文件，调入元器件，弹出图 2- 11所示的窗口：
图 2- 11导入cmp文件之后
至此，元器件的信息才被导入，即完成了Allegro到SIwave的转换。
2.3 PCB的Validation Check
首先进行PCB的Validation Check（有效性检查），如果Validation Check的结果有错误，要处理。
运行SIwave的Edit\Validation Check…菜单，弹出如图 2- 12所示的对话框：
图 2- 12 Validation Check
点击Start，如果Validation Check的结果没有错误，会出现以下结果，如图 2- 13所示：
图 2- 13 Validation Check执行后的结果
如果Validation Check有错误，则要分别处理。
a. "Self-intersecting Polygons" Error，指的是PCB Tool自动铺铜后，有些地方会有铺铜不完整的情况，如所图 2- 14示。从Error message所显示的坐标double-click 即会跳到layout错误处，使用 "Draw Rectangle" 在merge mode把缝隙补齐就可以，如所图 2- 15示。
注意：请选择"Rectangle"补铺铜，不要选trace补，因为Ansoft视两者的属性是不同的，前者才是plane。
图 2- 14 覆铜不完全的地方
图 2- 15选择Rectangle 和Merge
b. "Disjoint Nets" Error
运行Nets \ Misalignment \ Select and view后，选Correct即可更正。
c. "Overlapping Nets"，可能是有些Net没拉好，出现了重叠，如图 2- 16所示。修正或删除即可。
图 2- 16 走线重叠
d. "Overlapping Vias"，如图 2- 17所示，把重叠的via删除即可。
图 2- 17 过孔重叠
注意：Validation Check的Error message，有两点需要注意的：
1. 其所显示错误位置处的坐标，是采用使用者在做Validation Check当下的系统单位设定，所以要double-click让软件能正确指到layout错误处，必须把单位设定正确才可以；
2. SIwave v
3.5的Validation Check后面两项的item，只显示Error，而不提供错误位置坐标的连结；而SIwave v
4.0则全部check item都可提供错误位置的坐标连结，并且还提供"Auto Fix"功能。
2.4 PCB叠层结构设置
导入SIwave后的PCB会按照Allegro当中设置的安排叠层，而FR4的介电常数默认值
是4.25，如果和生产所有的不一致，请进行更改，过程如下：
新增介质材料，并设定介电常数，即运行Edit\material --> Dielectrics --> Add 添加新的FR4介质材料，如图 2- 18所示，增加了一个介电常数为4.0的FR4介质：注意：介电系数是一个会随频率微量变化的参数，但在SIwave内都是把它定义成constant。
然后，修改Layer Stack，运行Edit \ Layer Stack (或按)，如图 2- 19所示，选择好新增的介质材料以及其他设置完成后，点击OK即可完成。
1
3
2
图 2- 18 新增介质材料
1
3
2
图 2- 19 修改Layer Stack
2.5仿真参数设置
仿真的参数可以全部用默认设定不改，或是修改一下个别设定。
运行Simulation \ Options，如图 2- 20所示：
图 2- 20 仿真参数设置
Min. Coupled Trace Length：越高速的信号 (上升时间 Tr越小) ，长度越要设小。
Boundary Condition To Use：设Radiation Boundary比较符合实际情况，高速信号走板边时会有辐射损失。
2.6 RLC参数修正
2.6.1 RLC的自动导入
在PCB导入SIwave完成后，注意一下"message window"最下方是否有显示已经成功汇入的RLC总数量，如图 2- 21所示。若有很多的RLC没有抓到(没有被tool识别出来)，则需要查找原因。
图 2- 21 message window
如果发现只能看到R、L而看不到C，那是因为SIwave默认只会识别组件名称Rx、Lx、Cx，无法识别命名为BCx、ECx...等的电容。所以电路图与PCB如果对RLC组件的命名非AnsoftLink所预期的那样，就会看不到正确的RLC信息。
注：所有未定义的电阻默认50欧姆，未定义的电容值默认0.1uF，未定义的电感值默认1nH。
在集成工具(int_cadence_Allegro.exe)的安装目录下即可看到...\integrate4\PartMap.dat，如图 2- 22所示，可自行编辑此文档。
图 2- 22 元器件映射表
依据使用者PCB上电容footprint的名称去对应，比方某个电路图上编号BC6的电容，采用的footprint名称是C-0603，那就编辑图 2- 23中以红框圈中的一行文字，将其指定为0.1uF电容。
图 2- 23 编辑理想电容映射图
如果要考虑非理想的元件特性，如电容的寄生电感、串联等效电阻效应，则以图 2- 24
方式表示：
图 2- 24 编辑非理想电容映射图
2.6.2检视自动导入的RLC默认值
1. 检视电阻
在"Component window"中，展开"Resistors" \ "Local"，如所示，可见此设计案中各种封装size的电阻，此时将鼠标光标靠近"R2_1206_33"的电阻，会自动出33Ohms字样，显示了该电阻值，如图 2- 25左侧所示。若进一步展开R2_1206_33，可以看到所有电阻编号，任意挑一个电阻以鼠标右键单击选定"Fit Circuit Element"，如图 2- 25右侧所示，SIwave v3.5就会自动跳到该电阻位置Room-In显示，如图 2- 26所示。
图 2- 25 检视电阻
图 2- 26某电阻的Room-In显示
若进一步选定电阻按鼠标右键，选择"Edit Circuit Element"，则会出现如图 2- 27的参数信息框。如果想要修改电阻参数，可先重命名"Part Number"，会发现之前的"Resistance"框由灰色变亮，然后即可进行修改，如图 2- 28所示。"Reference Designator"指的是电容流水编号。安装以上方式自行定义的model可供其它地方引用。
注意：只要在"Part Number"输入新的名称，那么所有的参数就可自行定义。
图 2- 27电阻参数属性框
图 2- 28电阻参数修改
2. 检视电容
同理，在"Component window"中，展开"Capacitors" \ "Local"，如图 2- 29所示，可见此设计案中各种封装size的电容，但此处我们还看到了很多其它大厂的电容model，如AVX、Panasonic、Samsung...等。
电容的修改方法同电阻。
图 2- 29 检视电容
2. 检视电感（方法同上）
2.6.3批量修改RLC值
个别修改RLC值在上一小节已经有了说明，如果所有同一类型的电容有许多颗，可以通过以下方式一次更改所有同一类型的电容值。如图 2- 30所示，右键点击"Edit Component Properties"之后，修改图 2- 31中的值即可。电感电阻的修改方式相同。
图 2- 30 批量编辑电容属性
图 2- 31 修改电容参数
2.6.4套用大厂的RLC参数
如果新增电容，可以通过以下方式套用大厂的model。
新增一个电容前，先把某大厂（如AVX）的电容展开，选定想要的电容规格，按鼠标右键选择"Place Component"，即可开始摆放该电容于想要的位置，如图 2- 32所示。
图 2- 32套用大厂电容的model
3 SIwave仿真模式
注意：从Allegro中导入SIwave中的PCB、需要设置叠层结构、选择介质材料（见2.4 PCB叠层结构设置）以及设置电容的相关参数（见2.6 RLC参数修正）。
SIwave主要有3种仿真模式：谐振模式、激励源模式和S参数。
3.1谐振模式
PCB结构中电源和地平面之间构成谐振腔，因此存在谐振。SIwave通过求解齐次Maxwell's Equations得到2D谐振模式。实际上，走线和平面之间也会构成腔，也会有谐振。但在SIwave里面只能直接计算属性是Plane（平面）的结构的谐振，不能直接计算属性为Trace（走线）的谐振。RLC参数会严重影响谐振分布，在SIwave里面都可以考虑在内。
当走线通过谐振较强的区域，信号相当于是走在一个浮动的参考平面上，SI会变
差；若走线在此区域过孔，且该过孔形成的有效长度正好是谐振频点的1/4波长，则容易形成天线在近场带出该谐振频点。
四层板及多层板才适合做此分析，因为需要两个相邻的平面区域。
谐振区的改善方法：整合平面完整，或添加去耦电容。
以下是PCB板谐振模式分析的详细步骤。
1.选择菜单“Simulation\Computer Resonant Modes…”，弹出如图 3- 1所示窗口：
图 3- 1 谐振模式参数设置
选择要仿真的谐振频率范围，以及仿真的谐振点数。
注：最大频率可以参考r T /35.0设定，r T 为最小的上升沿时间。
2. 点击OK 后，弹出如图 3- 2所示运行窗口：
图 3- 2 运行窗口
运行结束后，弹出如图 3- 3所示的窗口：
图 3- 3 运行结束后的窗口
3.拉开两个“-----NULL------”指示条，选择要分析谐振的两个平面。如图 3- 4所示：
图 3- 4 选择谐振的电源平面
选择完成后，点击Compute 键，运行结束后，下半部分的窗口出现谐振平面列表，如图 3- 5所示：
图 3- 5 谐振平面列表
4.从谐振平面列表里选择其中一行，点击“Phase Animation ”，弹出如图 3- 6所示窗口：
图 3- 6 Phase Animation
点击“Generate Frames ”，在Frames 栏出现从0~360度的相位值，同时在SIwave 主窗口的出现谐振的幅度和位置，在窗口的左边还有谐振幅度的比例，如图 3- 7所示。注意：右侧的两个图标要处于选中状态（
）。
图 3- 7 谐振模式图
SIwave是通过色彩的变化来表示谐振幅度的大小的，当局部的颜色变红或蓝色时，表示谐振的幅度达到设定的谐振幅度的最大值。颜色表示的幅度范围是可以修改的。
注：在颜色最红或最蓝的地方表示谐振幅度最高，可以根据谐振频率添加电容。
左键单击左边的颜色值条，弹出如图 3- 8所示窗口，最大缺省值是1V，最小缺省值为-1V，选择“User Defined”，输入最大最小值即可。
图 3- 8 编辑颜色条
点击图 3- 9中的三角框运行，可以看到电源平面谐振的动态变化三维图，如图 3- 10所示。
图 3- 9 动态运行
图 3- 10 动态三维谐振图
3.2激励源模式
通过定义频变源或者恒定源(Fourier transformation)来看激励源的作用：传导和辐射效应。用这种模式时，在激励源处放置电压源，在需要探测处放电压探针。选择不同的地方放置电压源和电压探针，便可以测量各处的电压波动。
具体步骤如下：
1.添加电压源和端口
首先添加电压源，单击按钮，然后把鼠标移到要添加源的位置双击，出现如图 3- 11所示的对话框：
图 3- 11添加电压源
选择要放置的层（例如分别选择SURFACE层和GND1层），然后点击OK。弹出图 3- 12所示的Set Voltage对话框，可以重命名电压源，并将电压改成实际的电压值，如3.3V。然后点击OK，电压源就添加好了。
图 3- 12 设置电压源属性
然后再添加端口（Port），先单击按钮，然后把鼠标移到要探测的位置双击，出现图 3- 13所示对话框：
图 3- 13 添加端口
选择要放置的层后，点击OK，弹出如图 3- 14所示的Port Properties对话框，可以重命名端口，并可以更改端口的特性阻抗，一般默认为50Ohms。然后点击OK，端口就添加好了。
图 3- 14 设置端口属性
添加电压源和端口后的情况如图 3- 15所示：
电源完整性仿真让电路板更完美 为PCB(印刷电路板)上的芯片提供电能不再是一种简单的工作。过去，通过细走线将IC连接到电源和地就行了，这些走线占不了多少空间。当芯片速度升高时，就要用低阻抗电源为它们供电，如用PCB上的一个电源层。有时候，只需要用四层电路板 上的一个电源层和一个地层，就可以解决大多数电源完整性问题。除了电源层以外，还可以为每只IC去耦，以解决设计中繁琐的电源问题。 不过，现在的PCB空间(还有成本与你的日程)都很紧张，这些问题也带来了对电源的影响。Mentor Graphics公司的仿真 与模拟系列产品高级总监Dave Kohlmeier称：“消费设备与便携设备都在为节省成本而使用更少的PCB层，但它们上面的IC却 需要更多的电压等级。”这些问题不仅影响着便携产品，工业产品也有空间约束(图1)。一个现代蜂窝基站的电路要装在天线上的一个小盒子里，而天线通常位于建筑内的19英寸机架中。 在大批量的消费产品与汽车产品中，成本是关键因素。在PCB上放一堆可能不需要的电容，肯定是不可接受的。为获得成功，设计周期会缩短到以周以月计，而不是年。现在，不可能只为了修补和优化电源层和地层而花时间去重做一遍PCB板。 为现代电子产品设计电源系统是一个令人畏惧的挑战。DDR存储器工作在1600Mbps，并很快就会运行到四重模式的2200Mbps。更糟糕的是，它是一种单端输出，意味着你的电源系统必须应对电源电流的突发性挑战。器件中的数字门可能同时都在开关，电 源完整性工程师将这种特性描述为同步开关噪声。串行通信有着困难的电源需求。802.3ba以太网标准要求的数据速率为40Gbps 和100Gbps(参考文献1)。 现代数字芯片的运行电压低于1V，这意味着，即使毫伏级的噪声也会造成与数据相关的问题。多只芯片会从统计上增加和造成电源下降或过压问题。你的系统可能数周甚至数月都运行正常，而某个时刻所有数字电路的同时开关却造成系统的重启。这 些电源完整性问题都难于查出。系统中单只芯片的电源完整性问题可能影响系统的其它芯片，从而导致重启。美国国家半导体公 司的模拟应用工程师Paul Grohe指出：“即使纳秒级的电力损失也会使系统不可靠。”Ansys公司信号完整性产品经理Steve Patel 称，设计可靠性的关键在于尽可能减小电源噪声，意味着数字系统工程师必须懂得模拟甚至RF的设计概念。 电源系统工程师知道，电源系统必须有低的阻抗(图2)，而模拟工程师的概念是，模拟IC电源脚上的噪声越小越好。与数字芯片不同，模拟芯片不存在噪声阈值。PSRR(电源抑制比)规格说明了有多少电源噪声会渗入到器件的输出脚。数字系统工程师 现在也必须应付相同的电源噪声问题(见附文“请换个人跟我谈”)。
本文始於2010年初，2011年開放閱覽，將說明PI不是只看Resonance、Target Impedance來下de-coupling cap.，或看IR drop而已，應先避免電源\地平面不當分割，再下電容加強改善Target Impedance，才是較好的設計方式。另外還以實例說明做PI模擬時，電容模型輸入正確寄生電感值的重要性，以及分地與合地設計時，近場的差異。 1.Verification of board import 1.1 check stack-up 1.2 check net 1.3 check circuit element 2.Resonant mode analysis 2.1 未修改前，原分地、分power 2.2 部分power plane合併(已合地) 2.3 加de-coupling電容(已合地、合power) 3.Target Impedance 3.1 VDD3.3V for general IO 3.2 RF_VDD33 4.Voltage Drop (IR drop) 4.1 Generate sources and sinks 4.2 Meshing 4.3 Plotting and analyzing results 4.3.1. 原分地、分電源 4.3.2. 合地、合電源後 5.案例分析-- DCDC noise couple 5.1 模擬方法描述 5.2 模擬結果 5.2.1 電流分佈密度 5.2.2 近場強度分佈 6.問題與討論 6.1 為何在數MHz低頻存在resonant頻點? 6.2 Resonant 要壓到什麼程度才夠? 6.3 Target Impedance要壓到什麼程度才夠?
电源完整性设计 作者:于博士 一、为什么要重视电源噪声 芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。 对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步，但是由于内部延时的差别，各个晶体管的状态转换不可能是严格同步的，当某些晶体管已经完成了状态转换，另一些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域，那么电源噪声可能会被放大，并在门电路的输出端产生矩形脉冲干扰，进而引起电路的逻辑错误。芯片外部电源引脚处的噪声通过内部门电路的传播，还可能会触发内部寄存器产生状态转换。 除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪声会影响晶振、PLL、DLL的抖动特性，AD转换电路的转换精度等。解释这些问题需要非常长的篇幅，本文不做进一步介绍，我会在后续文章中详细讲解。 由于最终产品工作温度的变化以及生产过程中产生的不一致性，如果是由于电源系统产生的问题，电路将非常难调试，因此最好在电路设计之初就遵循某种成熟的设计规则，使电源系统更加稳健。 二、电源系统噪声余量分析 绝大多数芯片都会给出一个正常工作的电压范围，这个值通常是±5%。例如：对于3.3V 电压，为满足芯片正常工作，供电电压在3.13V到3.47V之间，或3.3V±165mV。对于1.2V 电压，为满足芯片正常工作，供电电压在1.14V到1.26V之间，或1.2V±60mV。这些限制可以在芯片datasheet中的recommended operating conditions部分查到。这些限制要考虑两个部分，第一是稳压芯片的直流输出误差，第二是电源噪声的峰值幅度。老式的稳压芯片
现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 (一)Ansoft公司的仿真工具 现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 Ansoft的信号完整性工具采用一个仿真可解决全部设计问题： SIwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。 该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。 它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。仿真结果采用先进的3D图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿真器。 (二)SPECCTRAQuest Cadence的工具采用Sun的电源层分析模块： Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。 该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。 有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具： （1）SigXplorer可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在PCB详细设计前使用此工具，对互连线的不同情况进行仿真，把仿真结果存为拓扑结构模板，在后期详细设计中应用这些模板进行设计。 （2）DF/Signoise工具是信号仿真分析工具，可提供复杂的信号延时和信号畸变分析、IBIS 模型库的设置开发功能。SigNoise是SPECCTRAQUEST SI Expert和SQ Signal Explorer Expert进行分析仿真的仿真引擎，利用SigNoise可以进行反射、串扰、SSN、EMI、源同步及系统级的仿真。 （3）DF/EMC工具——EMC分析控制工具。 （4）DF/Thermax——热分析控制工具。 SPECCTRAQuest中的理想高速PCB设计流程： 由上所示，通过模型的验证、预布局布线的space分析、通过floorplan制定拓朴规则、由规
Introduction Consider the proverb, “It takes a village to raise a child.” Similarly, multiple design team members participate in assuring PCB power integrity (PI) as a design moves from the early concept phase to becoming a mature product. On the front end, there’s the electrical design engineer who is responsible for the schematic. On the back end, the layout designer handles physical implemen-tation. Typically, a PI analysis expert is responsible for overall PCB PI and steps in early on to guide the contributions of others. How quickly a team can assure PCB PI relates to the effectiveness of that team. In this paper, we will take a look at currently popular analysis approaches to PCB PI. We will also introduce a team-based approach to PCB PI that yields advantages in resource utilization and analysis results. Common Power Integrity Analysis Methods There are two distinct facets of PCB PI – DC and AC. DC PI guarantees that adequate DC voltage is delivered to all active devices mounted on a PCB (often using IR drop analysis). This helps to assure that constraints are met for current density in planar metals and total current of vias and also that temperature constraints are met for metals and substrate materials. AC PI concerns the delivery of AC current to mounted devices to support their switching activity while meeting constraints for transient noise voltage levels within the power delivery network (PDN). The PDN noise margin (variation from nominal voltage) is a sum of both DC IR drop and AC noise. DC PI is governed by resistance of the metals and the current pulled from the PDN by each mounted device. Engineers have, for many years, applied resistive network models for approximate DC PI analysis. Now that computer speeds are faster and larger addressable memory is available, the industry is seeing much more application of layout-driven detailed numerical analysis techniques for DC PI. Approximation occurs less, accuracy is higher, and automation of How a Team-Based Approach to PCB Power Integrity Analysis Yields Better Results By Brad Brim, Sr. Staff Product Engineer, Cadence Design Systems Assuring power integrity of a PCB requires the contributions of multiple design team members. Traditionally, such an effort has involved a time-consuming process for a back-end-focused expert at the front end of a design. This paper examines a collaborative team-based approach that makes more efficient use of resources and provides more impact at critical points in the design process. Contents Introduction (1) Common Power Integrity Analysis Methods (1) Applying a Team-Based Approach to Power Integrity Analysis (3) Summary (6) For Further Information (7)
S I w a v e电源完整性仿真 教程 This model paper was revised by the Standardization Office on December 10, 2020
SIwave电源完整性仿真教程 目录
1软件介绍 功能概述 Ansoft SIwave主要用于解决电源完整性问题，采用全波有限元算法，只能进行无源的仿真分析。Ansoft SIwave虽然功能强大，但并非把PCB导入，就能算出整块板子的问题在哪里。还需要有经验的工程设计人员，以系统化的设计步骤导入此软件检查PCB设计。主要功能如下： 1.计算共振模式 在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS 电源地系统的共有的、内在的共振模式。可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。 2. 查看共振模式下的电压分布图 避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。 3.侦测电压 利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。 4.表面电压
基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压峰值和谷点的位置处。（这就是如何放置退耦电容的根据） 5.单端口的Z参数计算 计算单端口的（IC位置）的Z参数（通常使用log－log标尺，Hz）。通过Z参数的频率相应曲线，我们可以计算出我们需要的“电容大小、ESL大小、ESR大小”。（从中我们可以知道我们需要什么样规格的退耦电容）。 6.侦测实际退耦电容影响 使用内置的ANSOFT FULL－WAVE SPICE来侦测实际退耦电容影响（包括：共振、ESL、ESR、Parrallel skew等）。 7.选取电容 通过实际的AC扫描响应来选择需要的电容，包括电容的 R／L／C值。 8.侦测回路电感影响 在不同的位置放置电容来侦测路径的自感的影响。（这将决定退耦电容放置的位置）。 9.检测传输阻抗 使用多端口的Z参数来检测传输阻抗。 操作界面 SIwave 软件刚安装完的画面如错误!未找到引用源。所示，配置如下：
Cadence PDN电源平面完整性分析 ——孙海峰 随着超大规模集成电路工艺的发展，芯片工作电压越来越低，而工作速度越来越快，功耗越来越大，单板的密度也越来越高，因此对电源供应系统在整个工作频带内的稳定性提出了更高的要求。电源完整性设计的水平直接影响着系统的性能，如整机可靠性，信噪比与误码率，及EMI/EMC等重要指标。板级电源通道阻抗过高和同步开关噪声SSN过大会带来严重的电源完整性问题，这些会给器件及系统工作稳定性带来致命的影响。PI设计就是通过合理的平面电容、分立电容、平面分割应用确保板级电源通道阻抗满足要求，确保板级电源质量符合器件及产品要求，确保信号质量及器件、产品稳定工作。 Cadence PCB PDN analysis电源平面分析主要可以解决以下几个问题： 板级电源通道阻抗仿真分析，在充分利用平面电容的基础上，通过仿真分析确定旁路电容的数量、种类、位置等，以确保板级电源通道阻抗满足器件稳定工作要求。 板级直流压降仿真分析，确保板级电源通道满足器件的压降限制要求。 板级谐振分析，避免板级谐振对电源质量及EMI的致命影响等。 那么Cadence PCB PDN analysis如何对PCB进行电源平面完整性的分析？接下来，我将以一个3v3如下图所示的电源平面为例，来进行该平面的电源平面分析。
对图中3v3电源平面进行完整性分析，具体步骤将作详细解析。 在对该电源平面进行分析之前，我们需要首先确定PCB参数的精确，如：电源平面电平Identify DC Nets、PCB叠层参数Cross-Section等，这些参数都必须和PCB板厂沟通（板厂对叠层参数生产能力不同），在此基础上精确参数方能得到精确的分析结果。这些参数也可以在PDN Analysis分析界面上点击Identify DC Nets，Cross-Section来调整优化。
于博士信号完整性研究网 https://www.doczj.com/doc/206030162.html, 电源完整性设计详解 作者：于争 博士 2009年4月10日
目 录 1 为什么要重视电源噪声问题？....................................................................- 1 - 2 电源系统噪声余量分析................................................................................- 1 - 3 电源噪声是如何产生的？............................................................................- 2 - 4 电容退耦的两种解释....................................................................................- 3 - 4.1 从储能的角度来说明电容退耦原理。..............................................- 3 - 4.2 从阻抗的角度来理解退耦原理。......................................................- 4 - 5 实际电容的特性............................................................................................- 5 - 6 电容的安装谐振频率....................................................................................- 8 - 7 局部去耦设计方法......................................................................................- 10 - 8 电源系统的角度进行去耦设计..................................................................- 12 - 8.1 著名的Target Impedance（目标阻抗）..........................................- 12 - 8.2 需要多大的电容量............................................................................- 13 - 8.3 相同容值电容的并联........................................................................- 15 - 8.4 不同容值电容的并联与反谐振（Anti-Resonance）......................- 16 - 8.5 ESR对反谐振（Anti-Resonance）的影响......................................- 17 - 8.6 怎样合理选择电容组合....................................................................- 18 - 8.7 电容的去耦半径................................................................................- 20 - 8.8 电容的安装方法................................................................................- 21 - 9 结束语..........................................................................................................- 24 -
作者简介：曹宇（１９６９－），男，上海人，硕士，工程师． 第６卷第 ６期 ２００６年１２月泰州职业技术学院学报 ＪｏｕｒｎａｌｏｆＴａｉｚｈｏｕＰｏｌｙｔｅｃｈｎｉｃａｌＩｎｓｔｉｔｕｔｅＶｏｌ．６Ｎｏ．６ Ｄｅｃ．２００６摘要：针对高速数字电路印刷电路板的板级信号完整性，分析了ＩＢＩＳ模型在板级信号完整 性分析中的作用。利用ＡＤＳ仿真软件，采用电磁仿真建模和电路瞬态仿真测试了某个 实际电路版图，给出了实际分析结果。 关键词：信号完整性；ＩＢＩＳ；仿真；Ｓ参数 中图分类号：ＴＰ３９１．９文献标识码：Ａ文章编号：１６７１－０１４２（２００６）０６－００３０－０３ 信号完整性（ＳＩ，ＳｉｇｎａｌＩｎｔｅｇｒｉｔｙ）的概念是针对高速数字信号提出来的。以往的数字产品，其时钟或数据频率在几十兆之内时，信号的上升时间大多在几个纳秒，甚至几十纳秒以上。数字化产品设计工程师关注最多的是“数字设计”保证逻辑正确。随着数字技术的飞速发展，原先只是在集成电路芯片设计中需要考虑的问题［１］在ＰＣＢ板级设计中正在逐步显现出来，并由此提出了信号完整性的概念。 在众多的讲述信号完整性的论文和专著中［２，３］，对信号完整性的描述都是从信号传输过程中可能出现的问题（比如串扰，阻抗匹配，电磁兼容，抖动等）本身来讨论信号完整性，对信号完整性没有一个统一的定义。事实上，信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度，这个还原程度是指在指定的收发参考端口，发送芯片输出处及接收芯片输入处的波形需满足系统设计的要求［４］。 １、板级信号完整性分析 １．１信号完整性分析内容的确定 信号完整性分析工作是一项产品开发全流程工作，从产品设计阶段开始一直延续到产品定型。ＰＣＢ板级设计同样如此。在系统设计阶段，产品还没有进入试制，需要建立相应的系统模型并得到仿真结果以验证设计思想和设计体系正确与否，这个阶段称前仿真；前仿真通过后，产品投入试制，样品出来后再进行相应的测试和仿真，这个阶段称后仿真。假如将每一块ＰＣＢ板视为一个系统，影响这个系统正常工作的信号问题涉及到所有的硬件和软件，包括芯片、封装、ＰＣＢ物理结构、电源及电源传输网络和协议。 对系统所有部分都进行仿真验证是不现实的。应根据系统设计的要求选定部分内容进行测试仿真。本文所提及的“板级信号完整性分析”仅针对芯片引脚和走线的互连状态分析。 当被传输的信号脉冲时间参量（如上升时间、传输时间等）已缩短至和互连线上电磁波传输时间处于同一个量级时，信号在互连线上呈现波动效应，应采用微波传输线或分布电路的模型来对待互连线，从而产生了时延、畸变、回波、相邻线之间的干扰噪声等所谓的“互连效应”［１］。 假设ＰＣＢ板上芯片引脚的输入输出信号都是“干净”的，那么只要考虑互连线路本身的互连效应。事实上，每个芯片引脚在封装时都有其独特的线路特性，这些特性是由其内部的晶体管特性决定的，同样的信号在不同引脚上的传输效率差异很大。因此，在分析信号传输的互连效应时必须考虑芯片内部的电路特性以提取相对准确的电路模型，并在此基础上作进一步的分析。这个模型就是在业界被广泛使用的ＩＢＩＳ模型。 １．２ＩＢＩＳ标准模型的建立 ＰＣＢ板级信号完整性的仿真及应用 曹宇，丁志刚，宗宇伟 （上海计算机软件技术开发中心，上海２０１１１２）
本人技术屌丝一枚，从事PCB相关工作已达8年有余，现供职于世界闻名的首屈一指的芯片设计公司，从苦逼的板厂制板实习，到初入Pcblayout，再到各种仿真的实战，再到今天的销售工作，一步一步一路兢兢业业诚诚恳恳，有一些相关领悟和大家分享。买卖不成也可交流。 1.谈起硬件工作，是原理图，pcb，码农的结合体，如果你开始了苦逼的pcblayout工作，那么将是漫长的迷茫之路，日复一日年复一年，永远搞不完的布局，拉线。眼冒金星不是梦。最多你可以懂得各种模块的不同处理方式，各种高速信号的设计，但永远只能按照别人的意见进行，毫无乐趣。 2.谈起EDA相关软件，形象的说，就普通的PROTEL/AD来说你可能只有3-6K，对于pads 可能你有5-8K，对于ALLEGRO你可能6-10K,你会哀叹做的东西一样，却同工不同酬，没办法这就是市场，我们来不得无意义的抱怨。 3.众所周知，一个PCB从业者最好的后路就是仿真工作，为什么呢？一；你可以懂得各种模块的设计原则，可以优化不准确的部分，可以改善SI/PI可以做很多，这往往是至关重要的，你可以最大化节约成本，减少器件却功效相同；二；从一个pcblayout到仿真算是水到渠成，让路走的更远； 三：现实的说薪资可以到达11-15K or more，却更轻松，更有价值，发言权，你不愿意吗？ 现在由于本人已技术转销售，现在就是生意人了哈哈，我也查询过各种仿真资料我发现很少，最多不过是Mentor Graphics 的HyperLynx ，candense的si工具，
但是他们真的太low了，精确度和完整性根本不能保证，最多是定性的能力，无法定量。真正的仿真是完整的die到die的仿真，是完整的系统的，是需要更高级的仿真软件，被收购的xxsigrity，xx ansys，hspicexx，adxx等等，这些软件才是真正的仿真。 本人提供各种软件及实战代码，例子，从基本入门到高级仿真，从电源仿真，到ddr仿真到高速串行仿真，应有尽有，，完全可以使用，想想以后的高薪，这点投入算什么呢？舍不得孩子套不住狼哦。 所有软件全兼容32位和64位系统。 切记本人还提供学习手册，你懂的，完全快速进入仿真领域。你懂的！ 希望各位好好斟酌，自己的路是哪个方向，是否想更好的发展，舍得是哲学范畴，投资看得是利润的最大化，学会投资吧，因为他值得拥有，骚年！ 注：本人也可提供培训服务，面面俱到，形象具体，包会！ 有购买和学习培训兴趣的请联系 QQ:2941392162
SIwave电源完整性仿真教程V1.0 目录 1软件介绍 (4) 2.1功能概述 (4) 2.2操作界面 (5) 2.3常用热键 (7) 2仿真的前期准备 (8) 2.1软件的准备 (8) 2.2 PCB文件导入 (8) 2.2.1 Launch SIwave方式 (8) 2.2.1 ANF+CMP方式 (9) 2.3 PCB的Validation Check (10) 2.4 PCB叠层结构设置 (11) 2.5仿真参数设置 (13) 2.6 RLC参数修正 (14) 2.6.1 RLC的自动导入 (14) 2.6.2检视自动导入的RLC默认值 (15)
2.6.3批量修改RLC值 (16) 2.6.4套用大厂的RLC参数 (16) 3 SIwave仿真模式 (17) 3.1谐振模式 (17) 3.2激励源模式 (19) 3.3 S参数分析 (22) 4实例仿真分析 (24) 4.1从Allegro中导入SIwave (24) 4.2 Validation Check (24) 4.3叠层结构设置 (24) 4.4无源参数RLC修正 (25) 4.5平面谐振分析 (27) 4.6目标阻抗（Z参数）分析 (28) 4.7选取退耦电容并添加 (29) 4.8再次运行仿真查看结果 (30) 5问题总结 (32)
5.1 PCB谐振的概念 (32) 5.2为何频率会有实部和虚部 (33) 5.3电容的非理想特性影响 (34) 5.4地平面完整与回流路径连续 (34) 5.5电源目标阻抗 (35)
1软件介绍 2.1功能概述 Ansoft SIwave主要用于解决电源完整性问题，采用全波有限元算法，只能进行无源的仿真分析。Ansoft SIwave虽然功能强大，但并非把PCB导入，就能算出整块板子的问题在哪里。还需要有经验的工程设计人员，以系统化的设计步骤导入此软件检查PCB设计。主要功能如下： 1.计算共振模式 在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS 电源地系统的共有的、内在的共振模式。可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。 2. 查看共振模式下的电压分布图 避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。 3.侦测电压 利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。 4.表面电压 基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压
电源完整性理论基础 ------- 阿鸣随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(power integrity)。其实，PI和SI是紧密联系在一起的，只是以往的EDA仿真工具在进行信号完整性分析时，一般都是简单地假设电源绝对处于稳定状态，但随着系统设计对仿真精度的要求不断提高，这种假设显然是越来越不能被接受的，于是PI的研究分析也应运而生。从广义上说，PI是属于SI研究范畴之内的，而新一代的信号完整性仿真必须建立在可靠的电源完整性基础之上。虽然电源完整性主要是讨论电源供给的稳定性问题，但由于地在实际系统中总是和电源密不可分，通常把如何减少地平面的噪声也作为电源完整性中的一部分进行讨论。 一． 电源噪声的起因及危害 造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大；二是电流回路上存在的电感。从表现形式上来看又可以分为三类：同步开关噪声（SSN），有时被称为Δi噪声，地弹（Ground bounce）现象也可归于此类（图1-a）；非理想电源阻抗影响（图1-b）；谐振及边缘效应（图1-c）。
对于一个理想的电源来说，其阻抗为零，在平面任何一点的电位都是保持恒定的（等于系统供给电压），然而实际的情况并不如此，而是存在很大的噪声干扰，甚至有可能影响系统的正常工作，见图2： 开关噪声给信号传输带来的影响更为显著，由于地引线和平面存在寄生电感，在开关电流的作用下，会造成一定的电压波动，也就是说器件的参考地已经不再保持零电平，这样，在驱动端（见图3-a），本来要发送的低电平会出现相应的噪声波形，相位和地面噪声相同，而对于开关信号波形来说，会因为地噪声的影响导致信号的下降沿变缓；在接收端（见图3-b），信号的波形同样会受到地噪声的干扰，不过这时的干扰波形和地噪声相位相反；另外，在一些存储性器件里，还有可能因为本身电源和地噪声的影响造成数据意外翻转（图3-c）。 从前面的图3-c我们可以看到，电源平面其实可以看成是由很多电感和电容构成的网络，也可以看成是一个共振腔，在一定频率下，这些电容和电感会发生谐振现象，从而影响电源层的阻抗。比如一个8英寸×9英寸的PCB空板，板材是普通的FR4，电源和地之间的间距为4.5Mils，随着频率的增加，电源阻抗是不断变化的，尤其是在并联谐振效应显著的时候，电源阻抗也随之明显增加（见图4）。
电源完整性设计电容的安装方法 电容的安装方法 电容的摆放 对于电容的安装，首先要提到的就是安装距离。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。容值稍大些的可以距离稍远，最外层放置容值最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片。下面的图14就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。 图14 电容摆放位置示例 还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。 电容的安装 在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也
是同样。这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图15直观的显示了电流的回流路径。 图15 流经电容的电流回路 放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。图16显示了几种过孔放置方法。 图16 高频电容过孔放置方法 第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。 第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。 第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的
信号完整性分析SI仿真Demo Altium Designer的SI仿真功能，可以在原理图阶段假定PCB环境进行布线前预仿真，帮助用户进行设计空间探索，也可以在PCB布线后按照实际设计环境进行仿真验证，并辅以虚拟端接，参数扫描等功能，帮助用户考察和优化设计，增强设计信心。 1.在Windows下打开SI_demo子目录，双击打开演示案例项目 SI_demo.prjpcb，当前项目树中只有一页原理图SI_demo.schdoc，双击 SI_demo.schdoc打开原理图。观察到图中有U2和U3两个IC器件。 2.为器件指定IBIS模型（如果元件库中该器件已有正确的IBIS模型，则可跳 过步骤2） 通过双击器件U2，弹出以下窗口：
点击Add右边的下拉箭头，选择Signal Integrity，为器件U2指定SI仿真用的IBIS模型。 在弹出的SI模型选择窗口中点击 Import IBIS，选择U2对应的IBIS模 型文件导入，本例中U2的IBIS模型 文件为SI_demo文件夹中的文件 5107_lmi.ibs，后面各窗口一直点击 OK，直到回到原理图界面，U2的模 型设定完成。 双击器件U3，按照同样的步骤为U3 指定IBIS模型，其对应的IBIS模型 文件为：edd2516akta01.ibs
3.为关注的网络设定规则 通过点击主菜单下的Place->Directives->Blanket，放置一个方框，将所关注的网络名称框住（本例中已经框住了LMID00-LMID15共16位数据总线）。 然后同样通过Place->Directives->PCB Layout, 放置一个PCB Rule规则符号，置于方框的边界上。
SI 五款信号完整性仿真工具介绍 （一）Ansoft公司的仿真工具 现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB 设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，An soft公司的仿真工具能够从三维场求解的角度出发，对PCB 设计的信号完整性问题进行动态仿真。 Ansoft 的信号完整性工具采用一个仿真可解决全部设计问题： Slwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。 该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。 它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何 数量的过孔和信号引线条构成。仿真结果采用先进的3D 图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿 （二）SPECCTRAQuest Cade nee的工具采用Sun的电源层分析模块: Cade nee Design System 的SpeeetraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI 。 该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。 有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具： （1）SigXplorer 可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在
如何实现电源PCB板完整性的设计 在电路设计中，一般我们很关心信号的质量问题，但有时我们往往局限在信号线上进行研究，而把电源和地当成理想的情况来处理，虽然这样做能使问题简化，但在高速设计中，这种简化已经是行不通的了。尽管电路设计比较直接的结果是从信号完整性上表现出来的，但我们绝不能因此忽略了电源完整性设计。因为电源完整性直接影响最终PCB板的信号完整性。电源完整性和信号完整性二者是密切关联的，而且很多情况下，影响信号畸变的主要原因是电源系统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影响很严重、多电源/地平面的分割不好、地层设计不合理、电流不均匀等等。 （1）电源分配系统 电源完整性设计是一件十分复杂的事情，但是如何近年控制电源系统（电源和地平面）之间阻抗是设计的关键。理论上讲，电源系统间的阻抗越低越好，阻抗越低，噪声幅度越小，电压损耗越小。实际设计中我们可以通过规定最大的电压和电源变化范围来确定我们希望达到的目标阻抗，然后，通过调整电路中的相关因素使电源系统各部分的阻抗（与频率有关）目标阻抗去逼近。 （2）地反弹 当高速器件的边缘速率低于0.5ns时，来自大容量数据总线的数据交换速率特别快，当它在电源层中产生足以影响信号的强波纹时，就会产生电源不稳定问题。当通过地回路的电流变化时，由于回路电感会产生一个电压，当上升沿缩短时，电流变化率增大，地反弹电压增加。此时，地平面（地线）已经不是理想的零电平，而电源也不是理想的直流电位。当同时开关的门电路增加时，地反弹变得更加严重。对于128位的总线，可能有50_100个I/O线在相同的时钟沿切换。这时，反馈到同时切换的I/O驱动器的电源和地回路的电感必须尽可能的低，否则，连到相同的地上的静止将出现一个电压毛刷。地反弹随处可见，如芯片、封装、连接器或电路板上都有可能会出现地反弹，从而导致电源完整性问题。 从技术的发展角度来看，器件的上升沿将只会减少，总线的宽度将只会增加。保持地反弹在可接受的唯一方法是减少电源和地分布电感。对于，芯片，意味着，移到一个阵列晶片，