技术文件
技术文件名称：电源完整性(PI)设计指导技术文件编号：
版本：V1.0
文件质量等级：
共73 页
(包括封面)
拟制PI仿真团队
审核
会签
标准化
批准
目录
1 电源供应系统的组成及电源完整性问题 (3)
1.1 概述 (3)
1.2 AC/DC和DC/DC转换器的特性与选用 (4)
1.2.1 AC/DC和DC/DC基本原理以及拓扑模型 (5)
1.2.2 AC/DC和DC/DC差模与共模噪声模型 (5)
1.2.3 AC/DC和DC/DC滤波 (7)
1.2.4 AC/DC和DC/DC转换器指标以及选用 (11)
1.3 滤波电容特性 (12)
1.3.1 去耦、滤波电容的分类 (13)
1.3.2 分布参数对电容阻抗频率特性的影响 (14)
1.4 电源、地耦合平面特性 (16)
1.4.1 电源地平面的电容特性 (16)
1.4.2 电源地平面的谐振特性 (17)
2 电源、地平面的功能与设计原理 (20)
2.1 电地平面的阻抗与滤波功能 (21)
2.1.1 电地平面地目标阻抗 (21)
2.1.2 目标阻抗的获得 (21)
2.2 电地平面的信号参考功能 (26)
2.3 电地平面的EMI抑制 (28)
2.3.1 PCB叠层的处理： (28)
2.3.2 PCB分割、布局、布线和电源平面分配问题 (28)
2.3.3 地平面地划分和处理 (29)
2.3.4 地电平面谐振地处理 (30)
2.3.5 电源滤波的处理 (31)
2.3.6 其他与EMI密切相关的问题 (31)
3 电源、地平面的通用设计规则 (32)
3.1 叠板的常用形式――4层、6层、8层、10层 (32)
3.1.1 4层板 (32)
3.1.2 6层板 (33)
3.1.2.1 6层板叠板1 (33)
3.1.2.2 6层板叠板2 (34)
3.1.2.3 6层板叠板3 (35)
3.1.3 8层板 (35)
3.1.3.1 8层板叠板1 (35)
3.1.3.2 8层板叠板2 (36)
3.1.4 10层板 (37)
3.2 平面分割的常用形式 (38)
3.3 滤波和去耦 (40)
3.3.1 电容在系统中的重要性 (40)
3.3.2 在单板中正确使用去耦电容 (41)
4 电源地平面的仿真方法 (42)
4.1 概述 (42)
4.2 电源地平面的谐振分析 (43)
4.2.1 仿真前设置 (43)
4.2.2 平面谐振特性分析 (43)
4.3 叠层和地电分割对电地平面谐振特性的影响 (47)
4.3.1 改变地电分割前的谐振特性 (47)
4.3.2 改变地电分割后的谐振特性 (52)
4.3.3 地电分割改变及叠层改变分析结论 (53)
4.4 频率扫描（AC SWEEP） (53)
4.5 平面的阻抗分析 (61)
4.5.1 概述 (61)
4.5.2 目标阻抗确定 (61)
4.5.3 使用ANSOFT软件进行优化 (62)
4.6 关键信号的全波SPICE分析 (65)
1电源供应系统的组成及电源完整性问题
1.1概述
在电子通信系统设计中，为芯片及互连提供宽频带完好的电源环境，即满足电源完整性要求的电源地回路环境是影响整个系统可靠性的非常重要的因素。从单板、背板到整机，电源完整性都是重要的设计考虑。随着超大规模集成电路工艺的发展，芯片工作电压越来越低，而工作速度越来越快，功耗越来越大，单板的密度也越来越高，因此对电源供应系统在整个工作频带内的稳定性提出了更高的要求。电源完整性设计的水平直接影响着系统的性能，如整机可靠性，信噪比与误码率，及EMI/EMC等重要指标。此外电源完整性也影响到硬件，特别是PCB的成本控制，即如何以恰当的设计代价取得相对最优的效果并减少设计反复。
设计一个高性能的电源供应系统，实质上是要使系统在工作时，电源、地噪声得到有效的控制，在一个很宽的频带范围内为芯片提供充足的能量，并充分抑制芯片通讯所引起的回流、辐射及串扰。低的电源、地噪声对于EMI的控制也是必须的，根据FCC标准，在1GHz 的频段范围内，要求整机的辐射发射和传导发射不得超过标准值。EMI在很大程度上和电源、地设计有关。因此如何通过电源完整性设计来降低电源及电地平面引起的EMI辐射，也是硬件设计人员必须面对的一个难题。同样需要引起注意的是：电源、地平面在供电的同时也给信号线提供参考回路，直接决定回流路径，从而影响信号的完整性；同样信号完整性的不同处理方法也会给电源系统带来不同的冲击，进而影响电源的完整性设计。所以对电源完整性和信号的完整性地融会贯通是很有益处的。硬件设计工程师在掌握了信号完整性设计方法之后，充实电源完整性设计知识显得很有必要。
电源完整性问题就其根本原理而言是一个较为复杂的电路与电磁场互动的问题。电源模块自身、带分布参数的滤波电容、集成电路的输入/输出等都属于电路问题，在原理图上是显现的；电源系统相关元件的物理位置和PCB叠层结构等则属于物理问题，也即电磁场分布问题，在原理图上是隐含的。孤立地分析电路或电磁场都不能解决电源完整性问题，解决问题需要将显现原理图和隐含原理图统一起来做分析。显现原理图问题由电路分析解决，而隐含原理图由电磁场方法求解。因此解决电源完整性问题需要将电路分析和电磁场求解统一起来，实现互动。譬如研究怎样的电路激励会产生怎样的电磁场分布，产生的电磁场又如何传播并影响接收电路。研究电源完整性问题能够解决诸如最佳的叠板结构与分割问题、最佳的滤波电容参数和放置位置问题、含回流及平面波动特性的信号完整性问题、以及最佳接地和降低EMI辐射问题等等。将信号完整性和电源完整性相结合是设计高速、高密度、高可靠性通讯领域硬件系统的必由之路，具有很重要的实用价值。
通常，PCB电源供应系统也即电源分配系统包括如下几个重要部分：电源模块、电地平面以及各种去耦滤波元件等组成，不是单纯指的电源模块一个部分，如图1-1所示。我们分析电源完整性也并不是只关心电源的直流特性，而是考察电源系统，物理上从电源模块到芯片封装这样一个全路径；频带上从直流到工作频率的五至十倍频这么一个很宽的范围。电源噪声主要来自两个部分：一个是AC/DC或DC/DC转换器由于内部开关产生的噪声，另一个是各芯片工作时带来的⊿I噪声，这种噪声在多个信号线进行翻转时，表现的尤为明显。针对这些噪声产生的机理和频率特性，我们可采用不同的去耦、滤波手段来解决。电源、地平面相当于一个极好的高频电容，对噪声的高频成分滤波非常有效，同时也有其独特的谐振、串扰特性。各种电容以及电源、地平面的适用滤波频段特性如图1-1所示。对电源、地平面的分析，其中有一种有效的手段是采用目标阻抗控制来实现对电源分配系统电源噪声的控制，也即将每个芯片的电源、地管脚附近作为观测端口，控制端口的输入阻抗在一定的频率
范围内，达到芯片可以接受的容限值，从而控制⊿I 噪声。但是对电源、地平面的分析，涉及到物理结构、物理位置、叠板、滤波、各个器件的动态工作特性等等，非常复杂，详细准确的分析需要采用二点五维电磁场法进行有限元计算，并结合电路仿真的手段，将二者融合。 具体融合的方法有1）电路仿真融入电磁场分析环境。2) 电磁场分析得出电路仿真模型，再融入电路仿真环境。第一种方法优点的是直观，第二种方法的优点精确。二种方法应根据实际问题合理选择。
图1-1 PCB 电源供应与滤波系统组成
图1-2 电容、平面滤波的频率特性
1.2 AC/DC 和DC/DC 转换器的特性与选用
AC/DC 和DC/DC 是电源分配系统中的重要组成部分，同时也是系统噪声源之一。虽然我们对PCB 单板EMI 控制是从整个电源分配系统考虑的，而不可能对电源AC/DC 和DC/DC 进行EMI 的严格标准控制，因为仅仅保证AC/DC 、DC/DC 完全满足FCC 标准，代价昂贵而整个单板的EMI 效果不一定满足要求。但是一个设计、滤波良好的AC/DC 、DC/DC ，对整个电源供应系统的EMI 控制是大有好处的，下面对AC/DC 、DC/DC 原理与噪声产生机理进行介绍。
1.2.1 AC/DC 和DC/DC 基本原理以及拓扑模型
DC/DC 直流电源转换电路是用半导体功率器件（BJT 、功率MOSFET 、IGBT 等）作为开关，使带有滤波电路的负载电路与输入直流电压时通时断，并利用无源磁性元件和电容元件的能量存储特性，从输入电压源获取能量，将它转换到负载，从而得到另一直流电压。通常从输入输出电压关系可分为升压变换器和降压变换器或分为带隔离的DC/DC 变换器和非隔离的DC/DC 变换器。从DC/DC 的工作方式也有两种，即PWM 和PFM 。目前采用得较多的是PWM 和带隔离的DC/DC 变换器。
AC/DC 则是直接从交流输入电压源得到负载所需要得直流电压，实质上，它是在DC/DC 的前一阶段先采用整流技术，将交流电源转换得到一直流电压源。图1-3为一种典型的带隔离的AC/DC 拓扑结构模型，虚线框内为输入阶段的整流部分。AC/DC 用在一次电源较多。
1.2.2 AC/DC 和DC/DC 差模与共模噪声模型
电源噪声可分为差模噪声和共模噪声，由于二者产生得机理和耦合路径不同，所以必须分别予以讨论。
差模噪声比较简单，差模电流回路是我们所需要的正常的电流回路，图1－4为电源差模噪声源示意图。
电源共模噪声比较复杂，也比较难以滤除。噪声电流在相线和中线上是同相的。图1－
Lout
D7
图1-3 一种典型的AC/DC 拓扑模型
5、图1－6为两类典型的共模噪声源。其中一类噪声源中，参考地平面的阻抗远小于包护地线的感抗，此时共模电流是以参考地平面作为回流的参考平面。在大多数情况下，如果PCB 设计良好的话，引起电缆辐射问题的主要原因是一类共模噪声。二类电源噪声源主要是在基准电压与参考地平面相互分离的情况下。此时，基准地位与参考地平面由于数10pf的分布电容，形成一个电流回路，但是由于此分布电容表现的是高阻抗，从而是保护地线电流回路为最低的阻抗的回流路径。显然，二类噪声源模型回流的环路面积较一类小，所以由它引起的辐射相对较弱。在实际系统中，这两种类型的噪声源在某种程度上是同时存在的。
图1－7是简化的BUCK DC/DC共模噪声电流回流路径的示意图。由图中可以看出，晶体管的分布绝缘电容为共模电流提供了耦合路径，它应该是共模噪声来源的一个重要因素。但是共模噪声从何而来？由于晶体管作为一个开关，集电极与射电极之间的电压处于从0到2Vs之间切换，从而使该绝缘分布电容处于充电放电状态，类似于一个源。而其它的器件由于对地存在分布的绝缘电容，也会引入共模噪声。
差模噪声源则主要是通过输入纹波滤波电容耦合，图1－8所示为BUCK DC/DC差模噪声电流回流路径，输入纹波滤波电容得分布参数是决定差模噪声的关键因素。
源负载
图1－5 单相共模一类噪声源
1.2.3 AC/DC 和DC/DC 滤波
输入纹波
滤波电容
)f
图1－8 BUCK DC/DC 差模噪声源回流路径示意图
AC source
2I I I +=
图1－7 BUCK DC/DC 共模噪声源回流路径示意图
过体绝电耦
图1－6 单相共模二类噪声源
尽管通过设计可以尽量避免EMI噪声带来的缺陷，但是残余的EMI噪声始终是存在的。因此要得到高性能的AC/DC或DC/DC电源输出电压波形，对EMI电源噪声的抑制必不可少，通常对源边采用电感、电容进行EMI滤波，而对输出LC滤波器常常被采用。
在了解了噪声源以及噪声是怎么传输机理以后，就可以又效地对噪声进行抑制，对传导噪声进行EMI滤波，对辐射噪声进行屏蔽。图1－9是噪声抑制的基本原则。
图1-9 噪声抑制基本原则
我们知道，滤波器的特性与其终端阻抗具有密切关系。电源滤波与一般的信号滤波器不同的是，普通的信号滤波器具有固定的终端阻抗，而电源滤波器的终端阻抗可能是动态变化的，这就决定了电源滤波器必须使用与普通滤波器不同的原则来适应这种特殊的情况。通常，电源线滤波器我们采用阻抗失配的原则。一个简单的具有源终端阻抗、负载终端阻抗与LC 滤波网络的电源滤波模型如图1－10。根据阻抗失配原则：电感对应低阻抗，电容对应高阻抗，基本的LC滤波网络如图1－11。
Zl
图1－10 电源LC滤波网络模型框图
图1－11 电源LC滤波失配原则
由前面的分析可知，电源噪声分为差模噪声和共模噪声，对应电源的滤波也分为对差模噪声滤波和共模噪声滤波。图1－12为简单的共模噪声示意图，图1－13为共模噪声滤波的两种方法，一种采用共模厄流圈实现对电源共模噪声的滤波，此时，该电感对共模噪声相当与一个电感，从而对高频的共模噪声进行抑制。另一种是采用Y电容，为共模噪声电流在靠近电源的输入端与地形成回流路径，从而达到滤除共模噪声的目的。图1－14为差模噪声示意图，图1－15则为差模LC滤波器，对差模噪声信号的滤除相对简单，通常，对差模噪声而言，源阻抗可以看作是低阻抗的，而负载可以近似为高阻抗，根据阻抗失配原则，则采用LC滤波器即可。
图1－12 电源共模噪声示意图
图1－13 电源共模噪声的滤波方法
图1－14 电源差模噪声示意图
图1－15 电源差模噪声滤波
图1－16即为AC/DC或DC/DC整个电源的噪声EMI滤波示意图。图中，X、Y 电容的选取必须符合安规的要求。X电容特别适合与AC线上的差模滤波，根据EN 132400，X电容按它工作的瞬间峰值电压，分为3个子类，如表1－1。通常X2电容使用较多，X1电容由于成本，使用较少。Y电容由于需要保证电容不会短路等，要求更高的电气和机械可靠性，电容值也受安规的限制。通常使用在AC线或整流桥到次级、基座、屏蔽地、大地等进行滤波。根据EN132400，Y电容分为4个子类，如表1－2。
图1－16 电源共模、差模噪声滤波
表1－1 EN 132400 X电容子类
表1－2 EN 132400 Y电容子类
1.2.4AC/DC和DC/DC转换器指标以及选用
AC/DC或DC/DC转换器的指标非常多，在实际应用中，如何根据应用指标需求，选择合适的AC/DC或DC/DC转换器或电源模块，非常重要，下面是一些常用的考虑原则。
1．是否要求隔离
通常在输入电压为－48v的通信电源应用中，DC/DC模块选用带隔离的模块，而在
低压到低压的转换中，选用非隔离的DC/DC转换器。
2．输入输出电压关系
根据输入输出电压的关系确定选用升压、降压、反相或其他应用的变换电路。同时
要考虑器件的输入电压范围，选择合适的器件。 3． 输出电流或功率负载
在选择器件的输出电流能力时，要使其比实际需要稍大一些。对于负载稳定的电路，器件最大设计输出电流通常为实际应用的电流的1.2倍，但在负载变化较大及可靠性要求较高的应用中，器件最大设计输出电流应取额定最大电流的1.5～1.8倍。 4． 静态电流和效率
静态电流是直接反映器件本身的电流消耗，因此越小越好。通常，在器件的特性指标中给出的效率是典型效率或最大效率，实际效率与输入输出电压，输出电流由关。如果负载电流在很大范围内变化，同时由要求保证高效率，就要选择在宽负载范围均有高效率的器件。如果负载电流稳定，应仔细比较效率曲线，以便找到在此负载电流下效率最佳的转换器。 5． 开关频率
DC/DC 变换器中，功率开关和储能元件的物理尺寸直接受工作频率的影响。磁性元件所耦合的功率是：()()2/2f LI L P
=。随着开关频率的提高，为保持恒定的功率
所要求的电感相应减小。由于电感与磁性材料的面积和扎数有关，所以可以减小电感的物理尺寸。
电容元件所耦合的功率是：()()2/2f CV C P =。所以提高开关频率也可是储能电
容器的尺寸减小。
在考虑储能元件的物理尺寸的同时，还要注意开关噪声和谐波干扰对系统的影响。通常高频噪声较低频噪声易于滤除。 6． 纹波
纹波是电源的一项重要指标。通常不得高于工作电压的5％。如1.5v 输出电压要求纹波pp V 不得高于50mv ，3.3v 输出电压纹波pp V 不得高于100mv 。
1.3 滤波电容特性
在频率很高时，电容不能再被当作一个理想的电容看，而应该充分考虑到它的寄生参数效应，通常电容的寄生参数为ESR,ESL ，其等效电路如图1－17。串联的RLC 电路在f 处谐振。其曲线如图1－18。图中f 为串联谐振频率（SRF ），在f 之前为容性，而在f 之后，则为感性，相当一个电感，所以在选择滤波电容时，必须使电容器工作在谐振频率之前。
ESR ESL
C
图1－17 考虑分布参数效应的电容器的等效电路
1.3.1去耦、滤波电容的分类
电容的种类有很多，如CBB电容（聚乙烯），涤纶电容、瓷片电容、云母电容、独石电容、电解电容、钽电容等。1－3表列出了各种电容的优缺点。
去耦、滤波电容通常采用铝电解电容、钽电容、陶瓷电容。其中铝电解电容主要用在电源模块部分，它的容值可以作的很大，但是它的温度性能通常在－20℃――70℃，工作频率在10kHz以下。固体钽电容的低频特性非常好，容量大，而且ESR也很小，但由于压电效应，容量随偏置电压变化较大。陶瓷电容高频特性非常好，性能稳定，ESR很小。通常分为一类、二类陶瓷、三类陶瓷。下面是几类典型的陶瓷电容特性。
NPO：一类陶瓷电容，ESR最小，电压特性与温度特性最好，但通常容量较小，最大容量到数十nF
X7R：二类陶瓷电容，电压特性与温度特性较好，容量通常在几nF～几uF。
X5R：二类陶瓷电容，电压特性与温度特性与X7R相当，但可靠性较X7R差，容量可达100uF。
Y5V：二类陶瓷电容，电压特性与温度特性差，但容量可以做到很大。
无无感CBB电
容2层聚丙乙烯塑料
和2层金属箔交替
夹杂然后捆绑而成
无感，高频特性好，
体积较小
不适合做大容量，
价格比较高，耐热
性能较差
无CBB电容2层聚乙烯塑料和
2层金属箔交替夹
杂然后捆绑而成
有感，其他同上
无瓷片电容薄瓷片两面渡金属
膜银而成体积小，耐压高，
价格低，频率高（有
一种是高频电容）
易碎！容量低
无云母电容。云母片上镀两层金
属薄膜容易生产，技术含
量低
体积大，容量小，
（几乎没有用了）
无独石电容体积比CBB更小，
图1－18 电容器阻抗特性
有 电解电容
两片铝带和两层绝缘膜相互层叠，转捆后浸泡在电解液（含酸性的合成溶
液）中 容量大
高频特性不好
有 钽电容
用金属钽作为正极，在电解质外喷上金属作为负极
稳定性好，容量大，高频特性好 造价高。（一般用
于关键地方）
1.3.2 分布参数对电容阻抗频率特性的影响
由串联谐振回路的谐振频率计算公式可知C
L SRF ?=
π21
，因此自谐振频率随着
容值的减小而增大，随着ESL 减小而增大。
1．ESL 、ESR 一定，电容量变化的电容阻抗频率特性
由图1－19可知，ESL,ESR 一定，电容量减小，SRF 右移，即增大，同时小于SRF 频段，容抗亦随之增大。
图1－19 ESR 、ESL 一定，电容阻抗随容值变化的频率特性图
2．电容值、ESR 一定，ESL 变化的电容阻抗频率特性
由图1－20，当电容量与ESR 一定，ESL 减小，SRF 增大，而大于SRF 频段的感抗减小。
图1－20 电容值、ESR 一定，ESL 变化的电容阻抗频率特性图
3．C 、ESL 一定，ESR 变化的电容阻抗频率特性 由图1－21，ESR 越小，在SRF 处，电容阻抗越小。
图1－21 C 、ESL 一定，ESR 变化的电容阻抗频率特性图
4．电容组合的阻抗频率特性
由图1－22，电容并联组合，一方面由于ESR 和ESL 减小，电容量增大，SRF 不变，而容抗和感抗都会降低，因此对去耦、滤波有着无可比拟的优越性。
Less ESR
图1－22多个电容并联组合的阻抗频率特性5．常用陶瓷贴片电容的分布参数与自谐振频率
表1－4 常用陶瓷贴片电容的分布参数与自谐振频率
1.4电源、地耦合平面特性
1.4.1电源地平面的电容特性
电源地平面可被当作一个平板电容器来对待，尤其在中低频时，其ESR,ESL 都很小。在这种情况下，电源、地平面作为一个去耦电容，对RF 能量的抑制具有电容器无可比拟的优越性，通常电容器在500MHz 以上，由于分布参数的影响，已经失去作用，而电源、地平面则100MHz 以上直至GHz 的范围内具有良好的去耦滤波特性。
电源、地平面的电容粗略计算为：
d
S
d
S
C r ?=
?=
εεε0
其中，=ε
平面之间介质的介电常数（1-Fm ）
，在这里，若采用FR-4材料，5.4=r ε，
12901084.81036/1--?=?=πε，上式则为)(84
.80pF d
S
d
S
C r ?=?=
εεε
=S 平面的面积（2mm ）
=d 平板间距（mm ）
=C 平面之间的电容（Pf ）
由上式可知，10mil 厚度，FR-4基材的电源、地平面将有2/100in pF 的电容。 1.4.2 电源地平面的谐振特性
电源、地平面虽然可以看作一个电容器，但是由于电源、地平面通常由于设计的需要，会被分割，这样就造成了平面的不完整，因此此时平面的电容特性会变得非常复杂，而且，在高频时，由于分布电感ESL 的影响，电源、地平面相当于一个谐振腔，具有谐振特性，而且自谐振频率是物理结构和外置的函数。分析电源、地平面对谐振特性的最精确的方法是采用三维全波电磁场建模与仿真，但是计算量非常大。作为理解电源、地平面的谐振特性，我们可以采用分布/集总式等效电路仿真方法进行建模。图1－23块完整的PCB 板模型，其中VRM 为电源变换器的线性等效模型。我们可以将电源、地平面分成多个小的单元，每个单元可以看作一个平板电容器，如图1－24总参数RLGC 由平面尺寸和介质材料决定。
图1－23PCB模型
图1－24 PCB的集总式等效电路模型
图1－25 平板电容器的集总参数模型
总之，电源、地平面的谐振特性对我们系统的性能带来不利的影响。在谐振频率附近，能量会被介质存储或消耗掉，而且只要该电源、地平面的位置有激励源，就很容易起振。通过增加滤波电容或适当调整芯片的外置，从而达到我们的设计要求。
电源完整性设计 作者:于博士 一、为什么要重视电源噪声 芯片内部有成千上万个晶体管，这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以及其他逻辑功能。随着芯片的集成度越来越高，内部晶体管数量越来越大。芯片的外部引脚数量有限，为每一个晶体管提供单独的供电引脚是不现实的。芯片的外部电源引脚提供给内部晶体管一个公共的供电节点，因此内部晶体管状态的转换必然引起电源噪声在芯片内部的传递。 对内部各个晶体管的操作通常由内核时钟或片内外设时钟同步，但是由于内部延时的差别，各个晶体管的状态转换不可能是严格同步的，当某些晶体管已经完成了状态转换，另一些晶体管可能仍处于转换过程中。芯片内部处于高电平的门电路会把电源噪声传递到其他门电路的输入部分。如果接受电源噪声的门电路此时处于电平转换的不定态区域，那么电源噪声可能会被放大，并在门电路的输出端产生矩形脉冲干扰，进而引起电路的逻辑错误。芯片外部电源引脚处的噪声通过内部门电路的传播，还可能会触发内部寄存器产生状态转换。 除了对芯片本身工作状态产生影响外，电源噪声还会对其他部分产生影响。比如电源噪声会影响晶振、PLL、DLL的抖动特性，AD转换电路的转换精度等。解释这些问题需要非常长的篇幅，本文不做进一步介绍，我会在后续文章中详细讲解。 由于最终产品工作温度的变化以及生产过程中产生的不一致性，如果是由于电源系统产生的问题，电路将非常难调试，因此最好在电路设计之初就遵循某种成熟的设计规则，使电源系统更加稳健。 二、电源系统噪声余量分析 绝大多数芯片都会给出一个正常工作的电压范围，这个值通常是±5%。例如：对于3.3V 电压，为满足芯片正常工作，供电电压在3.13V到3.47V之间，或3.3V±165mV。对于1.2V 电压，为满足芯片正常工作，供电电压在1.14V到1.26V之间，或1.2V±60mV。这些限制可以在芯片datasheet中的recommended operating conditions部分查到。这些限制要考虑两个部分，第一是稳压芯片的直流输出误差，第二是电源噪声的峰值幅度。老式的稳压芯片
于博士信号完整性研究网 https://www.doczj.com/doc/ce4630539.html, 电源完整性设计详解 作者：于争 博士 2009年4月10日
目 录 1 为什么要重视电源噪声问题？....................................................................- 1 - 2 电源系统噪声余量分析................................................................................- 1 - 3 电源噪声是如何产生的？............................................................................- 2 - 4 电容退耦的两种解释....................................................................................- 3 - 4.1 从储能的角度来说明电容退耦原理。..............................................- 3 - 4.2 从阻抗的角度来理解退耦原理。......................................................- 4 - 5 实际电容的特性............................................................................................- 5 - 6 电容的安装谐振频率....................................................................................- 8 - 7 局部去耦设计方法......................................................................................- 10 - 8 电源系统的角度进行去耦设计..................................................................- 12 - 8.1 著名的Target Impedance（目标阻抗）..........................................- 12 - 8.2 需要多大的电容量............................................................................- 13 - 8.3 相同容值电容的并联........................................................................- 15 - 8.4 不同容值电容的并联与反谐振（Anti-Resonance）......................- 16 - 8.5 ESR对反谐振（Anti-Resonance）的影响......................................- 17 - 8.6 怎样合理选择电容组合....................................................................- 18 - 8.7 电容的去耦半径................................................................................- 20 - 8.8 电容的安装方法................................................................................- 21 - 9 结束语..........................................................................................................- 24 -
电源完整性理论基础 ------- 阿鸣随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(power integrity)。其实，PI和SI是紧密联系在一起的，只是以往的EDA仿真工具在进行信号完整性分析时，一般都是简单地假设电源绝对处于稳定状态，但随着系统设计对仿真精度的要求不断提高，这种假设显然是越来越不能被接受的，于是PI的研究分析也应运而生。从广义上说，PI是属于SI研究范畴之内的，而新一代的信号完整性仿真必须建立在可靠的电源完整性基础之上。虽然电源完整性主要是讨论电源供给的稳定性问题，但由于地在实际系统中总是和电源密不可分，通常把如何减少地平面的噪声也作为电源完整性中的一部分进行讨论。 一． 电源噪声的起因及危害 造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大；二是电流回路上存在的电感。从表现形式上来看又可以分为三类：同步开关噪声（SSN），有时被称为Δi噪声，地弹（Ground bounce）现象也可归于此类（图1-a）；非理想电源阻抗影响（图1-b）；谐振及边缘效应（图1-c）。
对于一个理想的电源来说，其阻抗为零，在平面任何一点的电位都是保持恒定的（等于系统供给电压），然而实际的情况并不如此，而是存在很大的噪声干扰，甚至有可能影响系统的正常工作，见图2： 开关噪声给信号传输带来的影响更为显著，由于地引线和平面存在寄生电感，在开关电流的作用下，会造成一定的电压波动，也就是说器件的参考地已经不再保持零电平，这样，在驱动端（见图3-a），本来要发送的低电平会出现相应的噪声波形，相位和地面噪声相同，而对于开关信号波形来说，会因为地噪声的影响导致信号的下降沿变缓；在接收端（见图3-b），信号的波形同样会受到地噪声的干扰，不过这时的干扰波形和地噪声相位相反；另外，在一些存储性器件里，还有可能因为本身电源和地噪声的影响造成数据意外翻转（图3-c）。 从前面的图3-c我们可以看到，电源平面其实可以看成是由很多电感和电容构成的网络，也可以看成是一个共振腔，在一定频率下，这些电容和电感会发生谐振现象，从而影响电源层的阻抗。比如一个8英寸×9英寸的PCB空板，板材是普通的FR4，电源和地之间的间距为4.5Mils，随着频率的增加，电源阻抗是不断变化的，尤其是在并联谐振效应显著的时候，电源阻抗也随之明显增加（见图4）。
电源完整性设计电容的安装方法 电容的安装方法 电容的摆放 对于电容的安装，首先要提到的就是安装距离。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。容值稍大些的可以距离稍远，最外层放置容值最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片。下面的图14就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。 图14 电容摆放位置示例 还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部，由于存在去耦半径问题，那么就不能对芯片下部的电压扰动很好的去耦。 电容的安装 在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也
是同样。这样流经电容的电流回路为：电源平面->过孔->引出线->焊盘->电容->焊盘->引出线->过孔->地平面，图15直观的显示了电流的回流路径。 图15 流经电容的电流回路 放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。图16显示了几种过孔放置方法。 图16 高频电容过孔放置方法 第一种方法从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。 第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。 第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的
如何实现电源PCB板完整性的设计 在电路设计中，一般我们很关心信号的质量问题，但有时我们往往局限在信号线上进行研究，而把电源和地当成理想的情况来处理，虽然这样做能使问题简化，但在高速设计中，这种简化已经是行不通的了。尽管电路设计比较直接的结果是从信号完整性上表现出来的，但我们绝不能因此忽略了电源完整性设计。因为电源完整性直接影响最终PCB板的信号完整性。电源完整性和信号完整性二者是密切关联的，而且很多情况下，影响信号畸变的主要原因是电源系统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影响很严重、多电源/地平面的分割不好、地层设计不合理、电流不均匀等等。 （1）电源分配系统 电源完整性设计是一件十分复杂的事情，但是如何近年控制电源系统（电源和地平面）之间阻抗是设计的关键。理论上讲，电源系统间的阻抗越低越好，阻抗越低，噪声幅度越小，电压损耗越小。实际设计中我们可以通过规定最大的电压和电源变化范围来确定我们希望达到的目标阻抗，然后，通过调整电路中的相关因素使电源系统各部分的阻抗（与频率有关）目标阻抗去逼近。 （2）地反弹 当高速器件的边缘速率低于0.5ns时，来自大容量数据总线的数据交换速率特别快，当它在电源层中产生足以影响信号的强波纹时，就会产生电源不稳定问题。当通过地回路的电流变化时，由于回路电感会产生一个电压，当上升沿缩短时，电流变化率增大，地反弹电压增加。此时，地平面（地线）已经不是理想的零电平，而电源也不是理想的直流电位。当同时开关的门电路增加时，地反弹变得更加严重。对于128位的总线，可能有50_100个I/O线在相同的时钟沿切换。这时，反馈到同时切换的I/O驱动器的电源和地回路的电感必须尽可能的低，否则，连到相同的地上的静止将出现一个电压毛刷。地反弹随处可见，如芯片、封装、连接器或电路板上都有可能会出现地反弹，从而导致电源完整性问题。 从技术的发展角度来看，器件的上升沿将只会减少，总线的宽度将只会增加。保持地反弹在可接受的唯一方法是减少电源和地分布电感。对于，芯片，意味着，移到一个阵列晶片，
SIwave电源完整性仿真教程V1.0 目录 1软件介绍 (4) 2.1功能概述 (4) 2.2操作界面 (5) 2.3常用热键 (7) 2仿真的前期准备 (8) 2.1软件的准备 (8) 2.2 PCB文件导入 (8) 2.2.1 Launch SIwave方式 (8) 2.2.1 ANF+CMP方式 (9) 2.3 PCB的Validation Check (10) 2.4 PCB叠层结构设置 (11) 2.5仿真参数设置 (13) 2.6 RLC参数修正 (14) 2.6.1 RLC的自动导入 (14) 2.6.2检视自动导入的RLC默认值 (15)
2.6.3批量修改RLC值 (16) 2.6.4套用大厂的RLC参数 (16) 3 SIwave仿真模式 (17) 3.1谐振模式 (17) 3.2激励源模式 (19) 3.3 S参数分析 (22) 4实例仿真分析 (24) 4.1从Allegro中导入SIwave (24) 4.2 Validation Check (24) 4.3叠层结构设置 (24) 4.4无源参数RLC修正 (25) 4.5平面谐振分析 (27) 4.6目标阻抗（Z参数）分析 (28) 4.7选取退耦电容并添加 (29) 4.8再次运行仿真查看结果 (30) 5问题总结 (32)
5.1 PCB谐振的概念 (32) 5.2为何频率会有实部和虚部 (33) 5.3电容的非理想特性影响 (34) 5.4地平面完整与回流路径连续 (34) 5.5电源目标阻抗 (35)
1软件介绍 2.1功能概述 Ansoft SIwave主要用于解决电源完整性问题，采用全波有限元算法，只能进行无源的仿真分析。Ansoft SIwave虽然功能强大，但并非把PCB导入，就能算出整块板子的问题在哪里。还需要有经验的工程设计人员，以系统化的设计步骤导入此软件检查PCB设计。主要功能如下： 1.计算共振模式 在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS 电源地系统的共有的、内在的共振模式。可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。 2. 查看共振模式下的电压分布图 避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。 3.侦测电压 利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。 4.表面电压 基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压
DesignCon 2011 Signal and Power Integrity for a 1600 Mbps DDR3 PHY in Wirebond Package June Feng, Rambus Inc. [Email: jfeng@https://www.doczj.com/doc/ce4630539.html,] Ralf Schmitt, Rambus Inc. Hai Lan, Rambus Inc. Yi Lu, Rambus Inc.
Abstract A DDR3 interface for a data rate of 1600MHz using a wirebond package and a low-cost system environment typical for consumer electronics products was implemented. In this environment crosstalk and supply noise are serious challenges and have to be carefully optimized to meet the data rate target. We are presenting the signal and power integrity analysis used to optimize the interface design and guarantee reliable system operation at the performance target under high-volume manufacturing conditions. The resulting DDR3 PHY was implemented in a test chip and achieves reliable memory operations at 1600MHz and beyond. Authors Biography June Feng received her MS from University of California at Davis, and BS from Beijing University in China. From 1998 to 2000, she was with Amkor Technology, Chandler, AZ. She was responsible for BGA package substrate modeling and design and PCB characterization. In 2000, she joined Rambus Inc and is currently a senior member of technical staff. She is in charge of performing detailed analysis, modeling, design and characterization in a variety of areas including high-speed, low cost PCB layout and device packaging. Her interests include high-speed interconnects modeling, channel VT budget simulation, power delivery network modeling and high-frequency measurements. Ralf Schmitt received his Ph.D. in Electrical Engineering from the Technical University of Berlin, Germany. Since 2002, he is with Rambus Inc, Los Altos, California, where he is a Senior Manager leading the SI/PI group, responsible for designing, modeling, and implementing Rambus multi-gigahertz signaling technologies. His professional interests include signal integrity, power integrity, clock distribution, and high-speed signaling technologies. Hai Lan is a Senior Member of Technical Staff at Rambus Inc., where he has been working on on-chip power integrity and jitter analysis for multi-gigabit interfaces. He received his Ph.D. in Electrical Engineering from Stanford University, M.S. in Electrical and Computer Engineering from Oregon State University, and B.S. in Electronic Engineering from Tsinghua University in 2006, 2001, and 1999, respectively. His professional interests include design, modeling, and simulation for mixed-signal integrated circuits, substrate noise coupling, power and signal integrity, and high-speed interconnects. Yi Lu is a senior systems engineer at Rambus Inc. He received the B.S. degree in electrical engineer and computer science from U.C. Berkeley in 2002 with honors. In 2004, he received the M.S. degree in electrical engineering from UCLA, where he designed and fabricated a 3D MEMS microdisk optical switch. Since joining Rambus in 2006, he has been a systems engineer designing various memory interfaces including XDR1/2 and DDR2/3.
PI:聊聊电源完整性（PI）仿真(转) 首先，咱们先来讨论一下电源完整性的概念，电源完整性（PI，Power Integrity)就是为板级系统提供一个稳定可靠的电源分配系统（PDS）。实质上是要使系统在工作时，电源、地噪声得到有效的控制，在一个很宽的频带范围内为芯片提供充足的能量，并充分抑制芯片工作时所引起的电压波动、辐射及串扰。 今天，一起来聊聊电源完整性仿真的必要性：随着超大规模集成电路工艺的发展，芯片工作电压越来越低，而工作速度越来越快，功耗越来越大，单板的密度也越来越高，因此对电源供应系统在整个工作频带内的稳定性提出了更高的要求。电源完整性设计的水平直接影响着系统的性能，如整机可靠性，信噪比与误码率，及EMI/EMC等重要指标。板级电源通道阻抗过高和同步开关噪声SSN过大会带来严重的电源完整性问题，这些会给器件及系统工作稳定性带来致命的影响。PI设计就是通过合理的平面电容、分立电容、平面分割应用确保板级电源通道阻抗满足要求，确保板级电源质量符合器件及产品要求，确保信号质量及器件、产品稳定工作。 电源完整性PI与信号完整性SI的相互影响：从整个仿真领域来看，刚开始大家都把注意力放在信号完整性上，但是实际上电源完整性和信号完整性是相互影响相互制约的。电源、地平面在供电的同时也给信号线提供参考回路，直接决定回流路径，从而影响信号的完整性；同样信号完整性的不同处理方法也会给电源系统带来不同的冲击，进而影响电源的完整性设计。所以对电源完整性和信号的完整性地融会贯通是很有益处的。设计工程师在掌握了信号完整性设计方法之后，充实电源完整性设计知识显得很有必要。 电源完整性研究的内容：电源完整性仿真的内容很多，但主要的几个方面如下： 1：板级电源通道阻抗仿真分析，在充分利用平面电容的基础上，通过仿真分析确定旁路电容的数量、种类、位置等，以确保板级电源通道阻抗满足器件稳定工作要求。 2：板级直流压降仿真分析，确保板级电源通道满足器件的压降限制要求。
电源完整性与地弹噪声的高速PCB仿真 作者:Martin Vogel 和Brad Cole，Ansoft 公司使用基于电磁场分析的设计软件来选择退耦电容的大小及其放置位置可将电源平面与地平面的开关噪声减至最小。 随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。对于小于1纳秒的信号沿变化，PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而影响到IC芯片的供电，导致芯片的逻辑错误。为了保证高速器件的正确动作，设计者应该消除这种电压的波动，保持低阻抗的电源分配路径。 为此，你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声降至最低。你必须知道要用多少个电容，每一个电容的容值应该是多大，并且它们放在电路板上什么位置最为合适。一方面你可能需要很多电容，而另一方面电路板上的空间是有限而宝贵的，这些细节上的考虑可能决定设计的成败。 反复试验的设计方法既耗时又昂贵，结果往往导致过约束的设计从而增加不必要的制造成本。使用软件工具来仿真、优化电路板设计和电路板资源的使用情况，对于要反复测试各种电路板配置方案的设计来说是一种更为实际的方法。本文以一个xDSM(密集副载波多路复用)电路板的设计为例说明此过程，该设计用于光纤/宽带无线网络。软件仿真工具使用Ansoft的SIwave，SIwave基于混合全波有限元技术，可以直接从layout工具Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore和Zuken CR-5000 Board Designer导入电路板设计。图1是SIwave中该设计的PCB版图。由于PCB的结构是平面的，SIwave可以有效的进行全面的分析，其分析输出包括电路板的谐振、阻抗、选定网络的S参数和电路的等效Spice模型。 图1, SIwave中xDSM电路板的PCB版图，左边是两个高速总线，右边是三个Xilinx的FPGA。 xDSM电路板的尺寸，也就是电源层和地层的尺寸是11×7.2 英寸（28×18.3 厘米）。电源层和地层都是1.4mil厚的铜箔，中间被23.98mil厚的衬底隔开。 为了理解对电路板的设计，首先考虑xDSM电路板的裸板（未安装器件）特性。根据电路板上高速信号的上升时间，你需要了解电路板在频域直到2GHz范围内的特性。图2所示为一个正弦信号激励电路板谐振于0.54GHz时的电压分布情况。同样，电路板也会谐振于0.81GHz和0.97GHz以及更高的频率。为了更好地理解，你也可以在这些频率的谐振模式下仿真电源层与地层间电压的分布情况。 图2所示在0.54GHz的谐振模式下，电路板的中心处电源层和地层的电压差变化为零。对于一些更高频率的谐振模式，情况也是如此。但并非在所有的谐振模式下都是如此，例如在1.07GHz、1.64GHz和1.96 GHz的高阶谐振模式下，电路板中心处的电压差变化是不为零的。
电源完整性设计（3）电源系统的噪声来源 电源系统的噪声来源有三个方面： 第一，稳压电源芯片本身的输出并不是恒定的，会有一定的波纹。这是由稳压芯片自身决定的，一旦选好了稳压电源芯片，对这部分噪声我们只能接受，无法控制。 第二，稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源芯片通过感知其输出电压的变化，调整其输出电流，从而把输出电压调整回额定输出值。多数常用的稳压源调整电压的时间在毫秒到微秒量级。因此，对于负载电流变化频率在直流到几百KHz之间时，稳压源可以很好的做出调整，保持输出电压的稳定。当负载瞬态电流变化频率超出这一范围时，稳压源的电压输出会出现跌落，从而产生电源噪声。现在，微处理器的内核及外设的时钟频率已经超过了600兆赫兹，内部晶体管电平转换时间下降到800皮秒以下。这要求电源分配系统必须在直流到1GHz范围内都能快速响应负载电流的变化，但现有稳压电源芯片不可能满足这一苛刻要求。我们只能用其他方法补偿稳压源这一不足，这涉及到后面要讲的电源去耦。 第三，负载瞬态电流在电源路径阻抗和地路径阻抗上产生的压降。PCB板上任 何电气路径不可避免的会存在阻抗，不论是完整的电源平面还是电源引线。对于 多层板，通常提供一个完整的电源平面和地平面，稳压电源输出首先接入电源平 面，供电电流流经电源平面，到达负载电源引脚。地路径和电源路径类似，只不 过电流路径变成了地平面。完整平面的阻抗很低，但确实存在。如果不使用平面 而使用引线，那么路径上的阻抗会更高。另外，引脚及焊盘本身也会有寄生电感 存在，瞬态电流流经此路径必然产生压降，因此负载芯片电源引脚处的电压会随 着瞬态电流的变化而波动，这就是阻抗产生的电源噪声。在电源路径表现为负载 芯片电源引脚处的电压轨道塌陷，在地路径表现为负载芯片地引脚处的电位和参 考地电位不同（注意，这和地弹不同，地弹是指芯片内部参考地电位相对于板级 参考地电位的跳变）。
电源完整性问题以及改进思路分析-Ⅱ 上网日期: 2008年08月06日 有[ 1 ]名读者发表评论申请免费杂志订阅收藏打印版推荐给同仁发送查询 网友推荐相关文章 ?电源完整性问题以及改进思路分析-Ⅰ(2008-07-29) 精品文章 ?提高低静态电流LDO负载瞬变响应性能的诀窍 ?解决手持式设备设计挑战的几点建议 ?电源完整性问题以及改进思路分析-Ⅱ 更多精品文章关键字：电源完整性环路电感工艺缩放 在本文的第一部分里，详细介绍了电源完整性的基本概念，以及环路电感、L×(di/dt)和工艺对电源完整性的影响等。这里，将详细介绍电源完整性设计中的最优IR压降方法，以及片上电感对电源完整性所带来的影响。另外，还将详细介绍像45nm这类更新的工艺节点上，电源完整性经常存在的导致器件良率下降的问题，包括呈2次方或指数式增长的L×(di/dt)噪声，全面电源完整性技术和EDA工具的严重缺乏，无法清楚地理解芯片电源完整性等等。最后将讨论针对上述这些问题的可能解决方法。 IR压降与片上电感 那些更负责任的设计师会遵循最优的IR压降方法，并推导出平均芯片电流会增加，因此需要更多的电源网格金属。设计师面临着两种选择，一种是增加电源总线的数量，这意味着减少总线间距，一种是增加总线中金属走线的宽度，但受布线要求的约束。通常设计师会选择增加金属走线宽度，而不选择减少总线间距而使布线更加拥挤，并利用IR压降工具来改善噪声。遗憾的是，这种解决方案很不实用，特别是当主要的噪声来源是L×(di/dt)时，因为增加金属走线宽度和总线间的轴向隔离度对改善噪声的作用非常有限，甚至会出现负面影响。除此之外，高频电流通常被限制在电源总线的低电感区域。
目录 1.设置电路板的参数 (2) 1.1调用设置向导 (2) 1.2板框（Board Outline） (3) 1.3 Stuck-up设置 (3) 1.4 DC Net-Plane Association (4) 1.5 DC Power Pair Setup (5) 1.6选择去耦电容 (5) 1.7选择电容模型 (6) 2.单节点仿真 (7) 3.多节点仿真 (9) 3.1网格化电源平面 (9) 3.2设置多节点仿真的参数 (9) 3.3放置元件 (10) 3.4进行多节点仿真 (11)
1.设置电路板的参数 在Allegro PCB PI 610中打开要仿真的电路板，在这里以UL2为例介绍，仿真其VCC33电源平面的完整性，如图1-1所示： 图1-1 UL2的PCB图 1.1调用设置向导 在PCB PI 610中选择“Analyze”→“Power Integrity”出现提示对话框，点击“确定” 后出现设置向导窗口，如图1-2所示： 图1-2 电源完整性设置向导
1.2板框（Board Outline） 点击“Next”进入设置向导里的“Board Outline”窗口，如图1-3所示： 图1-3 Board Outline窗口 PI 610需要一个板框来进行布局和电源平面提取。如果板框不完整或不存在，则上图的右上角会有信息显示。 1.3 Stack-up设置 点击“Next”进入设置向导里的“Stack-up”窗口，如图1-4所示： 图1-4 Stack-up窗口
PI 610需要叠层关系来计算电源对从而为平面建模。如果叠层不存在或者不包含平面层，则屏幕右上角会有信息显示。 在这里可以调整叠层关系（Edit stack-up）或从另一个设计中导入（Import stack-up）。 屏幕右上角会有相应的示意图，如图1-5所示： 图1-5叠层视图 当不勾选“Physical view”时，各层均一显示；勾选后各层按比例显示。 1.4 DC Net-Plane Association 点击“Next”进入设置向导里的“DC Net-Plane Association”窗口，如图1-6所示： 图1-6 DC Net-Plane Association窗口
电源完整性分析 姓名：郝晓飞 班级：电研-10 一、基本概念 电源完整性，简称PI（power integrity）.目前，对于信号完整性的分析，除了要考虑反射，串扰以及电磁干扰（EMI）外，电源完整性的分析被人们越来越多的关注，可靠稳定的电源供应成为设计者们研究的一个重要方向。在以往对信号完整性分析时，一般都假设电源处于绝对稳定的状态，但是随着系统设计对仿真精度的要求不断提高，这种假设越来越不能被接受，因此，PI应运而生。信号完整性主要与传输线上的质量相对应，电源完整性主要与高速电路系统中电源和地的质量相对应。在对高速电路进行仿真时，往往因信号参考层的不完整性造成信号回路路径变化多端，从而引起信号质量变差和产品的EMI性能变成，并直接影响信号完整性。为了提高信号质量、产品的EMI性能，人们开始研究为喜好提供一个稳定、完整的参考平面，随即提出了电源完整性的概念。 二、电源完整性的起因 造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大；二是电流回路存在电感。 从表面形式上来看又可以分为三类：同步开关噪声（SSN），有时被称为Δi噪声，地弹（Ground bounce）现象也可归于此类；非理想电源阻抗影响；谐振及边缘效应。 电源完整性的作用是为系统所有的信号线提供完整的回流路径。但是随着科技的发展往往电源完整性得不到实现，其破坏电源完整性的主要因素只要有以下几种：地弹噪声太大，去耦电容设计不合理，回流影响严重，多电源、地平面的分割不当，地层设计不合理，电流分配不均匀，高频的趋肤效应导致系统阻抗变化等等。 三、基于电源完整性考虑的设计分析 由上文可以了解到有很多因素可以破坏电源完整性。在此，通过分析电源电阻的设计，达到避免由于完整性遭到破换影响信号实现功能的目的。 电源噪声的产生在很大程度上归结于非理想的电源分配系统。电源分配系统的作用是给系统的每一个器件提供足够的电源，使其满足系统要求。电源之所以
电源完整性设计（2）电源系统噪声余量分析 电源系统噪声余量分析 绝大多数芯片都会给出一个正常工作的电压范围，这个值通常是±5%。例如：对于3.3V电压，为满足芯片正常工作，供电电压在3.13V到3.47V之间，或3.3V±165mV。对于1.2V电压，为满足芯片正常工作，供电电压在1.14V到1.26V之间，或1.2V±60mV。这些限制可以在芯片datasheet中的recommended operating conditions部分查到。这些限制要考虑两个部分，第一是稳压芯片的直流输出误差，第二是电源噪声的峰值幅度。老式的稳压芯片的输出电压精度通常是±2.5%，因此电源噪声的峰值幅度不应超过±2.5%。当然随着芯片工艺的提高，现代的稳压芯片直流精度更高，可能会达到±1%以下，TI公司的开关电源芯片TPS54310精度可达±1%，线性稳压源AMS1117可达±0.2%。但是要记住，达到这样的精度是有条件的，包括负载情况，工作温度等限制。因此可靠的设计还是以±2.5%这个值更把握些。如果你能确保所用的芯片安装到电路板上后能达到更高的稳压精度，那么你可以为你的这款设计单独进行噪声余量计算。本文着重电源部分设计的原理说明，电源噪声余量将使用±2.5%这个值。 电源噪声余量计算非常简单，方法如下： 比如芯片正常工作电压范围为3.13V到3.47V之间，稳压芯片标称输出3.3V。安装到电路板上后，稳压芯片输出3.36V。那么容许电压变化范围为3.47-3.36=0.11V=110mV。稳压芯片输出精度±1%，即±3.363*1%=±33.6 mV。电源噪声余量为110-33.6=76.4 mV。 计算很简单，但是要注意四个问题： 第一，稳压芯片输出电压能精确的定在3.3V么？外围器件如电阻电容电感的参数也不是精确的，这对稳压芯片的输出电压有影响，所以这里用了3.36V这个值。在安装到电路板上之前，你不可能预测到准确的输出电压值。 第二，工作环境是否符合稳压芯片手册上的推荐环境？器件老化后参数还会和芯片手册上的一致么？ 第三，负载情况怎样？这对稳压芯片的输出电压也有影响。 第四，电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声，反射串扰等信号完整性问题也会在信号上叠加噪声，不能把所有噪声余量都分配给电源系统。所以，在设计电源噪声余量的时候要留有余地。 另一个重要问题是：不同电压等级，对电源噪声余量要求不一样，按±2.5%计算的话，1.2V电压等级的噪声余量只有30mV。这是一个很苛刻的限制，设计的时候要谨慎些。模拟电路对电源的要求更高。电源噪声影响时钟系统，可能会引起时序匹配问题。因此必须重视电源噪声问题。
信号完整性与电源完整性的仿真分析与设计 李荔博士 leo_le@https://www.doczj.com/doc/ce4630539.html, 安捷伦科技 1简介 信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。在讨论信号完整性设计性能时，如指定不同的收发参考端口，则对信号还原程度会用不同的指标来描述。通常指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点，此时对信号还原程度主要依靠上升/下降及保持时间等指标来进行描述。而如果指定的参考收发端口是在信道编码器输入端及解码器输出端时，对信号还原程度的描述将会依靠误码率来描述。 电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。同样，对于同一系统中同一个器件的正常工作条件而言，如果指定的端口不同，其工作电源要求也不同（在随后的例子中将会直观地看到这一点）。通常指定的器件参考端口是芯片电源及地连接引脚处的可测点，此时该芯片的产品手册应给出该端口处的相应指标，常用纹波大小或者电压最大偏离范围来表征。 图一是一个典型背板信号传输的系统示意图。本文中“系统”一词包含信号传输所需的所有相关硬件及软件，包括芯片、封装与PCB板的物理结构，电源及电源传输网络，所有相关电路实现以及信号通信所需的协议等。从设计目的而言，需要硬件提供可制作的支撑及电信号有源/无源互联结构；需要软件提供信号传递的传输协议以及数据内容。
图1 背板信号传输的系统示意图 在本文的以下内容中，将会看到由于这些支撑与互联结构对电信号的传输呈现出一定的频率选择性衰减，从而会使设计者产生对信号完整性及电源完整性的担忧。而不同传输协议及不同数据内容的表达方式对相同传输环境具备不同适应能力，使得设计者需要进一步根据实际的传输环境来选择或优化可行的传输协议及数据内容表达方式。 为描述方便起见以下用“完整性设计与分析”来指代“信号完整性与电源完整性设计与分析”。 2 版图完整性问题、分析与设计 上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实现。这种层叠平板结构可以由三类元素组成：正片结构、负片结构及通孔。正片结构是指该层上的走线大多为不同逻辑连接的信号线或离散的电源线，由于在制版光刻中所有的走线都会以相同图形的方式出现，所以被称为正片结构，有时也被称为信号层；负片结构则是指该层上基本上是相同逻辑连接的一个或少数几个连接（通常是电源连接或地连接），通常会以大面积敷铜的方式来实现，此时光刻工艺中用相反图形来表征更加容易，所以被称为负片结构，有时也称为平面层（细分为电源平面层和地平面层）；而通孔用来进行不同层之间的物理连接。目前的制造工艺中，无论是芯片、封装以及PCB 板大多都是在类似结构上实现。 1001010… -0.50.00.51.01.5 -1.0 2.0V c o r e , V
电源完整性仿真与 E M C分析
高速PCB的信号/电源完整性仿真与EMC分析 摘要 本文以高速系统的信号/电源完整性分析和EMC分析的为基本出发点，着重介绍了高速PCB的信号和电源完整性分析的基本要领和设计准则，通过EDA分析工具实现PCB的建模与参数提取；通过电磁场分析工具完成网络参数定量分析，从最基本的设计方法入手，提出了高速PCB的信号/电源系统设计参数优化方案，指出了信号/电源完整性仿真设计和EMC设计的内在联系，最后介绍了利用EDA仿真工具和EMC测试验证相结合解决单板PCB设计的EMI问题的成功范例，希望本文总结的经验能给予正在从事高速系统仿真的设计开发人员和EDA设计人员解决此类问题的基本思路与方法。 关键词 非理想化电容建模、信号/电源完整性分析、EMC分析、应用举例、问题总结 引言 当今的高速PCB设计领域，由于芯片的高集成度使PCB的布局布线密度变大，同时信号的工作频率不断提高,信号边沿(Tr)的不断变陡，由此而引发的信号完整性和电源完整性问题给EDA设计人员和硬件开发人员带来前所未有的挑战，信号/电源完整性问题处理不当同时会带来一系列的EMC问题，给产品的可靠性造成危害。目前，基于Cadence公司SQ的板级与系统级互连仿真已经在公司各事业部广泛应用，在硬件设计流程中引入了SI/PI/EMI的仿真分析环节。网络南
研的信号/电源完整性仿真的最新进展表明：信号完整性与电源完整性分析做的较成功的PCB，电磁兼容性（EMC）也明显改善。 信号/电源完整性分析通过对PCB的信号互连与电源分配系统（PDS）分析，使用EDA与电磁场分析软件找出PCB的噪声点并加以抑制，通过PCB的优化设计改善层间噪声与电源层和地线层之间的阻抗。降低信号的反射和串扰；改进信号的回流路径，降低电源分配系统阻抗，同步开关噪声，消除PCB上关键点和关键频率的谐振，合理放置去耦电容改善电源地的阻抗与谐振，使用屏蔽过孔等措施减小PCB的边缘辐射。 随着信号的Tr变快，产品的EMC问题成为EDA设计的最大难点。EMC问题由来已久，涉及面较广，随着信号速率的提高和芯片尺寸的减少，传统的EMI设计方法显得力不从心。解决EMC问题和解决其它SI问题显著的不同点在于EMC 更依赖于测试，或者是仿真与测试过程两者的融合，不同类型的EMI包括来自于信号互连的连接器，电缆，PCB的连线以及边缘辐射等。 电源和信号完整性对EMI的性能有着直接的影响，从PCB设计阶段控制EMI，能起到事半功倍的作用。我们通常采用下列几种方法来分析并改进信号和电源完整性，从而减小EMI辐射。 1．减少电源地平面间噪声－电源完整性分析 2．优化电源地系统阻抗－电源完整性分析 3．降低串扰和反射－信号完整性分析 4．改善同步开关噪声－信号完整性分析 5．减少边缘辐射－信号完整性/电源完整性分析 一、关于电源完整性仿真的电容建模