数字逻辑实验报告..

计算机与信息学院

信息工程类

实验报告

课程名称： 数字逻辑

姓 名：

系： 计算机信息与科学学院

专 业： 电子信息工程

年 级： 2010级

学 号：

指导教师：

职 称： 讲师

2010年 01 月 04 日

附件二：实验报告实验项目列表格式

实验项目列表

序号 实验项目名称 成绩 指导教师

1 组合逻辑电路的设计

2 译码器和数据选择器

3 竞争冒险

4 集成触发器RS.JK.T.D

5 集成计数器

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

附件三：实验报告格式

计算机与信息学院信息工程类实验报告

系：计算机信息与科学学院 专业：电子信息工程（双学位） 年级： 2010级

姓名： 学号： 实验课程： 组合逻辑电路的设计

实验室号：___ 404 实验设备号：03 实验时间：

指导教师签字： 成绩：

实验名称 组合逻辑电路的设计

1．实验目的和要求

1. 掌握组合逻辑电路的设计方法。

2. 学会用基本门电路实现组合逻辑电路。

2．实验原理

组合逻辑电路的设计流程如图 2-1 所示。先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，再按照要求给出事件的因果关系列出真值表。然后用代数法或卡诺图化简，求出最简的逻辑表达式。并按照给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。最后验证逻辑功能。

3．主要仪器设备（实验用的软硬件环境）

1. 数字电路实验箱 1个

2. 示波器 1台

3. 集成电路

输入四与非门 74LS00 2片

输入四或门 74LS32 1片

反向器 74LS04 1片

万用表 1只

4．操作方法与实验步骤

组合逻辑电路的设计流程如图 2-1 所示。先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，再按照要求给出事件的因果关系列出真值表。然后用代数法或卡诺图化简，求出最简的逻辑表达式。并按照给定的逻辑门电路实现简化后的逻辑表达式，画出逻辑电路图。最后验证逻辑功能。

5．实验内容及实验数据记录

1、设计一个半加器，其输入为Ａ、Ｂ 为两个加数，输出为半加和Ｓ 及进位Ｃ。

根据要求用小规模集成器件与非门设计出最简的逻辑电路。并用 TTL 与非门组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。

要求：在下面空白区域写出半加器的真值表、逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变实际的逻辑问题 逻辑真值表逻辑公式化简卡诺图化简最简逻辑表达式逻辑电路图图 2-1 组合逻辑电路的设计流程

换，画出逻辑电路图，并记录实验数据。

输入 输出

A B S CO

0 O 0 0

0 1 1 0

1 0 1 0

1 1 0 1

2、设计一个密码锁，锁上有三个按键Ａ、Ｂ、Ｃ，当两个或两个以上的按键同时按下时，锁能被打开。用逻辑电平显示灯亮来替代锁，当符合上述条件时，将使逻辑电平显示灯亮，否则灯灭。

根据要求设计出最简的逻辑电路。并用TTL 与非门电路组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。

要求：在下面空白区域写出密码锁的真值表、逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图，并记录实验数据。

3、设Ｓ0 和Ｓ1 是数据选择器的控制端，Ｄ0、Ｄ1、Ｄ2 是数据输入端，Ｆ为输出端，试设计一个具有表 2-1 功能的数据选择器。并用给出的门电路实现该逻辑电路。

(1) 数据输入端Ｄ0、Ｄ1 、Ｄ2 和控制端Ｓ0、Ｓ1 分别接逻辑开关，输出接逻辑电平显示端口。改变控制端和数据端的逻辑电平，记录Ｆ的逻辑状态。验证其是否满足表 2-1 的逻辑功能。

(2) Ｄ2 接一个1kHz的脉冲信号，Ｄ0、Ｄ1 为低电平，改变控制端的逻辑电平，用示波器观察并记录 Ｆ 端的波形。

要求：在下面空白区域写出数据选择器的逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图，并记录实验数据。

6．实验数据处理与分析

实验一： 输入 输出

A B C F

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

1S0S

输入

输出

A

B S

CO

0 O 0 0

0 1 1 0

1 0 1 0

1 1 0 1

()()SABABAABABBCOABABAB

实验二：

FABACBCABACBCABACBC

输入 输出

A B C F

0 0 0 0

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

实验三：

7．质疑、建议、问题讨论

组合逻辑电路的设计方法：

（1）由逻辑图写出输出端的逻辑表达式；

（2）出真值表；

（3）根据对真值表进行分析，确定电路功能。

图2、1 组合逻辑电路设计方框图

组合逻辑电路是最常见的逻辑电路，其特点是电路的输出仅与该时刻输入的逻辑值有关，而与电路曾输入过什么逻辑值无关。组合逻辑电路中没有反馈回路, 没有记忆功能。

组合逻辑电路的分析较简单，目的是由逻辑图求出对应的真值表。组合逻辑电路的设

计是分析的逆过程，目的是由给定的任务列出真值表，直至画出逻辑图。

竞争和险象是实际工作中经常遇到的重要问题，它们是由器件的延时造成的。组合逻辑电路的险象是过渡性的，不会影响稳定值的正确性。

计算机与信息学院信息工程类实验报告

系：计算机科学与技术专业：电子信息工程（双学位）

年级： 2010级

姓名： 学号： 实验课程： 译码器和数据选择器

实验室号：_ 404 实验设备号： 03 实验时间：

指导教师签字： 成绩：

实验名称译码器和数据选择器

1．实验目的和要求

1、掌握3-8线译码器逻辑功能和使用方法。

2、掌握数据选择器的逻辑功能和使用方法。

2．实验原理

译码的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换，终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。下图表示二进制译码器的一般原理图：

图3-1 二进制译码器的一般原理图

它具有n个输入端，2n个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。每一个输出所代表的函数对应于n个输入变量的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。

1、3-8线译码器74LS138

它有三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0-Y7。另外它还有三个使能输入端G1、G2A、G2B。它的功能表见表2-1，引脚排列见图2-2。

表3-1 74LS138的功能表

输入 输出

G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

 1     1 1 1 1 1 1 1 1

  1    1 1 1 1 1 1 1 1

0      1 1 1 1 1 1 1 1

1 0 0 0 0 0 0 1 1 1 1 1 1 1

1 0 0 0 0 1 1 0 1 1 1 1 1 1

1 0 0 0 1 0 1 1 0 1 1 1 1 1

1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1

1 0 0 1 0 1 1 1 1 1 1 0 1 1

1 0 0 1 1 0 1 1 1 1 1 1 0 1

1 0 0 1 1 1 1 1 1 1 1 1 1 0

注：‘1’表示逻辑高电平；‘0’表示逻辑低电平；‘’表示逻辑高电平或低电平

图3-2 74LS138的引脚排列图

2、数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。

3、数据选择器74LS151

74LS151是典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0~D7，这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端W。其引脚图如下图3-3所示，功能表如下表3-2所示，功能表中‘1’表示逻辑高电平；‘L’表示逻辑低电平；‘’表示逻辑高电平或低电平：

图3-3 74LS151的引脚图表图 表3-2 74LS151的功能表

3．主要仪器设备（实验用的软硬件环境）