当前位置：文档之家 › 第三章 组合逻辑电路的竞争冒险

第三章 组合逻辑电路的竞争冒险

  • 格式：pdf
  • 大小：525.73 KB
  • 文档页数：29

下载文档原格式

  / 29

合集下载

组合电路中的竞争冒险实验报告【参考借鉴】

组合电路中的竞争冒险实验报告【参考借鉴】

实验题目：组合电路中的竞争和冒险姓名:班级:学号: 实验时间:一．实验目的：1、观察组合电路中的竞争与冒险现象，了解竞争冒险的实验原理2、了解消除竞争与冒险的方法二．实验仪器及器件：1、实验箱、万用表、示波器2、74LS00，74LS20三．实验原理：1、竞争冒险的原理（1）竞争: 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。

（2）冒险：信号在器件内部通过连线和逻辑单元时，都有一定的延时。

延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。

信号的高低电平转换也需要一定的过渡时间。

由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。

如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。

（3）竞争冒险产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。

（4）竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。

2、冒险现象的判别Y=A•A’可能出现1型冒险Y=A+A’可能出现0型冒险3、消除竞争冒险的方法（1）利用冗余项法：利用冗余项消除毛刺有2 种方法：代数法和卡诺图法法:a、代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子；b、卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来。

（2）选通法:在电路中加入选通信号，在输出信号稳定后，选通允许输出，从而产生正确输出。

滤出法: 由于冒险脉冲是一个非常窄的脉冲，可以在输出端接一个几百微法的电容将其滤出掉。

组合逻辑电路的竞争与冒险

组合逻辑电路的竞争与冒险
数字电子技术
组合逻辑电路的竞争与冒险
图4-58 存在逻辑冒险的电路示例 图4-59 电路图4-45假设的仿真波形
1.1 险象的判断
1.代数法 【例4-11】某逻辑函数表达式为,试判断该逻辑电路是否可能产生险象。 解：表达式中B以原变量和反变量的形式出现。
假设输入变量A=C=1，将A、C的値代入表达式，得 F B B ， 理论上无论B为何値，该函数表达式F的値恒为1。 当B发生变化时，可能使电路产生险象。
(a)
(b)
图4-61 用选通脉冲避免冒险
数字电子技术
1.1 险象的判断
2.卡诺图法
BC A
00
01
11
10
BC A
00
01
11
10
0
m0
m1
m3 1
m2
0
m0
m1
m3 1
m2
1
m4 1
m5 1
m7 1
m6
1
m4 1m5 1m Nhomakorabea 1m6
(a)
(b)
图4-60 例4-11的卡诺图
1.2 险象的解决
1.增加冗余项 2.选通法
当卡诺图中有两个圈相切时，可能会产生 冒险。如果在相切处增加一个圈，就可以消除 冒险现象，所增加的乘积项称为冗余项。

3.5 组合逻辑电路中的竞争与冒险

3.5 组合逻辑电路中的竞争与冒险

F'
t
…
xn
C
F
电容器容量为4~20pF之间
t
11
输出端电容器致使输出波形上升沿和下降沿变化变 慢，可对于很窄的负跳变脉冲起到平滑的作用，但 也降低了电路工作速度
Ro L
C
L
(a) 4~20pF
(b)
12
8
２．增加冗余项
根据公式 AB AC BC AB AC
增加冗余项BC，有
F AB AC＋BC AB AC
B=C=1时, 函数由F＝A＋A变成了F＝1
9
增加乘积(冗余)项
L AC BC
G2
G2
A
AA
& AC
&
G4
AC
B
C
1
C
B
G1
1
& BC
G3G1
(a)
≥1 LG=A3C+BC &
F
(a)
(b)
产生正跳变脉冲的竞争冒险
竞争：在组合电路中，信号经由不同的路径达到某一会合点 的时间有先有后的现象;
冒险：由于竞争而引起电路输出发生瞬间错误。表现为输出 端出现了原设计中没有的窄脉冲（毛刺）。
2
例如：F AB AC,当B C 1时，F A A 1
A B
G2
&
A
d
G4
tpd
4
G1
A
A
1
G2
A
&
F AA
L
(a)
(b)
产生正跳变脉冲的竞争冒险
G1
A
F AA
A
1
G2
≥1
A

第三章组合逻辑电路Z1讲义

第三章组合逻辑电路Z1讲义

L0 I 0 L1 I 0I 1 L2 I 0I 1I 2
18
（3）变换为与非-与非式（2输入与非门）
L0 可I用0 一片74LS00（四L20输入与I 非0 门）
一片74LS04（六门反相器） 实现
L1 或I 用0I 1 二片74LS00实现L1 I 0I 1
L2 I 0I 1I 2
组合电路的几种设计方法
补充
1. 经典法 以单个门电路为基本单元
要求：(1) 所用门的个数最少 (2) 每个门的输入端个数均最少
最简与或式
2. SSI设计方法 以小规模集成电路为单元电路
要求：所用集成片种类、个数最少
三个集成片
例
L AB AC
1个反相器，2个与门， 1个或门(至少 两个芯片）
L AB AC AB AC
10 0 1 X X
E2
B3BB12B0 00 01 11 10
00 1 0 0 1
01 1 0 0 1
11 X X X X
11 X X X X
10 1 0 X X
10 1 0 X X
E1
E0
8421码
余3码
B3 B2 B1 B0 E3 E2 E1 E0 0 0 000 0 011
1 0 001 0 100
13 1 1 0 1 X X X X
14 1 1 1 0 X X X X
15 1 1 1 1 X X X X
23
（3）表达式
E3 B3 B2 B0 B2 B1
E2 B 2 B0 B 2 B1 B2 B1 B0
E1 B1 B0 B1B0
E0 B 0 E3
E2
（4）电路图
&
&

《数字电子技术基础》第3章.组合逻辑电路PPT课件

《数字电子技术基础》第3章.组合逻辑电路PPT课件

3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;

竞争冒险

竞争冒险

消除竞争－ 消除竞争－冒险现象的方法 则消除由A带来的竞争 带来的竞争－ 则消除由 带来的竞争－冒险的如图所示
注:为了使电路所用 为了使电路所用 器件最少， 器件最少，将逻辑函 数化简， 数化简，而为了消除 竞争－ 竞争－冒险又要增加 冗余项， 冗余项，这是一对矛 盾。首先不考虑竞争 冒险， －冒险，将逻辑函数 化简， 化简，然后检查有否 竞争－冒险现象， 竞争－冒险现象，再 用增加冗余项来消除 它。
A 1 (a) A A Y1 (b) & Y1 A 1 (a) ≥1 Y2
Y1 = AA = 0
A A Y2
Y2 = A + A = 1
(b)
干扰信号
二、竞争冒险现象的判别
在组合逻辑电路中，是否存在冒险现象， 在组合逻辑电路中，是否存在冒险现象，可通过逻辑函 数来判别。 数来判别。如根据组合逻辑电路写出的输出逻辑函数在一定 条件下可简化成下列两种形式时， 条件下可简化成下列两种形式时，则该组合逻辑电路存在冒 险现象 。 如果输出端门电路的两个输入信号A和 ′是输入变量A经过两个 如果输出端门电路的两个输入信号 和A′是输入变量 经过两个 不同的传输途径而来，则当输入变量A的状态发生突变时输出 不同的传输途径而来，则当输入变量 的状态发生突变时输出 端有可能产生尖峰脉冲， 端有可能产生尖峰脉冲，故只要输出端的逻辑函数在一定条件 下能简化成Y＝A＋ A′或 Y＝A· A′,则可判定存在竞争－冒险现 下能简化成 ＝ ＋ ′ ＝ ′ 则可判定存在竞争－ 则可判定存在竞争 象
Y = AB + A C
当B＝C＝1时， ＝ ＝ 时
B 1 C 4.4.2
≥1
Y
Y = A+ A
故此电路存在竞争－冒险现象。 故此电路存在竞争－冒险现象。 若将上述逻辑式改为

组合电路中的竞争冒险


图3-50 由于竞争而产生的尖峰脉冲
在图3-50（a）中，A 与 B同时分别由1变到0，0变到1时，做 以下3种情况的分析。
（1）不考虑信号通过与门的延迟时间，则与门输出 L 0 。 （2）考虑信号通过与门的延迟时间，且 B在 A下降到低于 VIL(max) 之前就上升到高于VIL(max) ，这时在输出端将出现不符 合逻辑规律的正尖峰脉冲，如图3-50（a）输出波形 所示， 其中 t 表示从一个稳态过渡到另一个稳态的过渡时间。 （3）考虑信号通过与门的延迟时间，但 B在A 下降到低于 VIL(max) 之后才上升到高于 VIL(max) ，这时在输出端将不出现正 尖峰脉冲。
1.2 组合电路中的竞争冒险 判别方法
如图3-51所示，如果组合逻辑电路的输出表达式在一定条件 下能化简成 L AA 或 L A A，由于 A，A 是通过不同途径到达 或门、与门的输入端， A从0跳变到1或从1跳变到0时，A 必然要 从相反方向同时跳变，因此可能产生竞争冒险。
图3-51 门电路输入A ，A 将可能出现竞争冒险
如果逻辑表达式较复杂，通常可采用卡诺图的方法来 进行判别。例如，逻辑表达式 L AB AC AC ，如图352所示画出函数L 的卡诺图。
图3-52 L AB AC AC 卡诺图
通过以上分析可知，在输入变量每次只有一个状态发生改变 的简单情况下，判断逻辑表达式是否存在竞争冒险的方法如下。
在图3-50（b）中，A 与 B同时分别由1变到0，0变到1时，做 以下3种情况的分析。
（1）不考虑信号通过或门的延迟时间，则或门输出 L 1。 （2）考虑信号通过或门的延迟时间，且 B在 A 下降到低于 VIH(min) 之后才上升到高于 VIH(min) ，这时在输出端将出现不符 合逻辑规律的负尖峰脉冲，如图3-50（b）输出波形 所示， 其中 t 表示从一个稳态过渡到另一个稳态的过渡时间。 （3）考虑信号通过或门的延迟时间，但 B在A 下降到低于 VIH(min) 之前就上升到高于VIH(min) ，这时在输出端将不出现负 尖峰脉冲。

组合逻辑电路中的竞争与冒险-Read


组合逻辑电路中的竞争与冒险（5）
消除竞争冒险的方法：
在电路输出端并联滤波电容Ｃ； 最简设计并
不一定是最优设
在电路输入端加选通信号； 计。
在电路设计中增加冗余项。
F AB BC AC
BC A 00 01 11 10
0
1
1
111
令 AC1
F AB BC AC B B 1 1
生瞬时错误的现 F
象。
组合逻辑电路中的竞争与冒险（2）
例2：
注意：竞争不一
A B
&
Y
定产生冒险！
考虑竞争时
不考虑竞争时
---由于信号变换过程的先后，有
A
A
A
VT
VT
B
B
VT B
VT
Y “0”
Y
Y
组合逻辑电路中的竞争与冒险（3）
竞争与冒险现象的判断
当竞争可能由于同一信号的不同传输延迟引起时， 可用以下方法判断：
F2 BC
组合逻辑电路中的竞争与冒险（4）
卡诺图法：根据输出函数的卡诺图中卡诺圈是否 相邻，可判断有无竞争与冒险产生。
如：F AB BC
BC A 00 01 11 10
0
1
1
111
当两个卡诺圈中包 含相邻的两个“1”时， 则称这两个卡诺圈相邻。
结论：若卡诺权 圈相邻，则该函数 可能产生冒险。
代数法：将输出函数进行某种处理，若能化成 F XX
或 F X X 的形式，则可能产生冒险。
如：F AB BC
若令 A C 1 则 F B B
B
B
A B
1 B
C

组合电路中的竞争冒险现象

路漫漫其悠远
对
高位对 高位
确定函数输入变量与 数据选择器地址输入
端的对应关系
照
比
较
确定数选器数据输入
端的表达式（0、1、
原变量、反变量）
画连 线图
•13
第四章小结 （3）用其他的中规模组合电路
利用编码器的优先编码功能； 利用比较器的比较输出； 利用全加器的异或运算功能； 利用加法器的求和功能；
应用中规模组件设计电路要注意的问题：
可见，BC=11时，变量A的变化可能使电路产生冒险
。同上，变量C的变化不会使电路产生冒险。
路漫漫其悠远
•5
2、卡诺图识别法
如果代表两个乘积项的圈相切，而相切处又未被其它 包围圈包围，则可能发生冒险现象。
00 01 00 1
10 0
11 10 10
11
如图，图上两卡诺圈相切，当输入变量ABC由011变为111 时，Y从一个包围圈进入另一个包围圈，若把圈外函数值 视为0，则函数值可能按 1- 0 -1 变化，从而出现毛刺。
路漫漫其悠远
•11
第四章小结
–熟练掌握组合逻辑电路的分析方法
（逐级推导法
给）定逻
逻辑表
化简或
列真
逻辑功
辑图
达式
变换
值表 能描述
–熟练掌握组合逻辑电路的设计方法
1、用SSI门电路设计
给定逻 辑功能
逻辑抽象， 得出真值表
列写逻辑 表达式
选择器件类 型和数目
画出逻辑图 2、用MSI组合逻辑器件设计
路漫漫其悠远
然而由于仿真时只能采用标准化的典型参数，有时还要做 一些近似，所以得到的仿真结果与实际电路的工作情况 会有出入。

组合逻辑电路中消除竞争冒险的方法

组合逻辑电路中消除竞争冒险的方法
那里面的竞争冒险可真是个让人头疼的家伙！就像一颗不定时炸弹，随时可能引爆电路的稳定性。

那咋办呢？别慌！有办法消除它。

可以修改逻辑设计呀！这就好比给电路来一场“大改造”。

仔细分析电路的逻辑表达式，通过增加冗余项，让电路变得更加稳定。

想象一下，电路就像一辆跑车，冗余项就是那额外的安全装置，让跑车在高速行驶时也能稳稳当当。

这多棒啊！在修改逻辑设计时，一定要小心谨慎，反复验证，可不能马虎哦！不然，搞不好会弄巧成拙。

还可以接入滤波电容呢！这就像是给电路穿上了一层“保护衣”。

滤波电容可以吸收电路中的尖峰脉冲，让电路免受竞争冒险的影响。

哇塞，这简直太厉害了！不过，选择合适的滤波电容也很重要哦，不然效果可就大打折扣啦。

那这些方法在实际中有啥用呢？用处可大了去了！比如说在数字电子钟里，如果不消除竞争冒险，那时间显示可能就会出现错误，这可不得了哇！而用了这些方法，就能让数字电子钟走得稳稳当当，准确无误。

再比如在计算机的处理器中，消除竞争冒险可以提高处理器的稳定性和可靠性，让你的电脑跑得更快更稳。

这难道不香吗？
总之，消除组合逻辑电路中的竞争冒险非常重要。

我们可以通过修改逻辑设计、接入滤波电容等方法来实现。

这些方法能让电路更加稳定可靠，为我们的生活带来更多的便利。

所以，一定要重视起来哦！。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。