下载文档原格式
数电组合电路考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的输出结果为1的条件是（）。
A. 所有输入端均为0B. 所有输入端均为1C. 至少有一个输入端为0D. 至少有一个输入端为1答案：B2. 若一个逻辑电路的输出仅依赖于当前的输入，而与过去的输入无关，则该电路被称为（）。
A. 时序逻辑电路B. 组合逻辑电路C. 存储电路D. 触发器电路答案：B3. 以下哪个不是基本的逻辑门（）。
A. 与门B. 或门C. 非门D. 异或门答案：D4. 在数字电路中，逻辑“或”运算的输出结果为0的条件是（）。
A. 所有输入端均为1B. 所有输入端均为0C. 至少有一个输入端为1D. 至少有一个输入端为0答案：B5. 一个由三个输入端的与门和一个非门组成的电路，其输出逻辑表达式为（）。
A. \( \overline{A \cdot B \cdot C} \)B. \( \overline{A + B + C} \)C. \( A + B + C \)D. \( A \cdot B \cdot C \)答案：A6. 一个由两个输入端的或门和一个非门组成的电路，其输出逻辑表达式为（）。
A. \( \overline{A + B} \)B. \( \overline{A \cdot B} \)C. \( A + B \)D. \( A \cdot B \)答案：A7. 在数字电路中，逻辑“非”运算的输出结果为1的条件是（）。
A. 输入端为0B. 输入端为1C. 输入端为高电平D. 输入端为低电平答案：A8. 一个由两个输入端的与门和一个或门组成的电路，其输出逻辑表达式为（）。
A. \( A + B \)B. \( A \cdot B \)C. \( \overline{A} + \overline{B} \)D. \( \overline{A} \cdot \overline{B} \)答案：B9. 在数字电路中，逻辑“异或”运算的输出结果为1的条件是（）。
第三章 组合逻辑电路练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(真值表： A B C Y 1 Y 2 000 0 0 00 1 1 0 010 1 0 01 1 0 1 100 1 0 10 1 0 1 110 0 111 1 1 1B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[3.3] 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++=BCD ACD ABC ABC +++=十进制数A 4A 3A 2A 1 Y 4Y 3Y 2 Y 1 十进制数 A 4 A 3 A 2 A 1Y 4 Y 3 Y 2 Y 1 0 0 0 0 0 100 1 8 1000 000 1 1 000 1 1000 9 100 10000 2 0010 011 1 伪码 1010 011 1 3 001 1 0110 101 1 0110 4 0100 010 1 1100 010 1 5 010 1 0100 110 1 0100 6 0110 001 1 1110001 1 7 011 1 0010111 10010A B C D Y A B C D Y 0 0 0 0 0 1000 0 000 1 0 100 1 0 0010 0 1010 0 001 1 0 101 1 1 0100 0 1100 0 010 1 0 110 1 1 0110 0 1110 1011 1 1 111 1 1BCD ACD ABD ABC ⋅⋅⋅=[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
9.4、组合逻辑电路的分析与设计习题1、在一旅游胜地，有两辆缆车可供游客上下山，请设计一个控制缆车正常运行的逻辑电路。
要求：缆车A 和B在同一时刻只能允许一上一下的行驶，并且必须同时把缆车的门关好后才能行使。
设输入为A、B、C，输出为Y。
（设缆车上行为“1”，门关上为“1”，允许行驶为“1”）(1) 列真值表；（2）写出逻辑函数式；（3）用基本门画出实现上述逻辑功能的逻辑电路图。
解：（1）列真值表：（3）逻辑电路图：)()(____________BACBABACCBABCAF⊕=+=+=2、某同学参加三类课程考试，规定如下：文化课程（A）及格得2分，不及格得0分；专业理论课程（B）及格得3分，不及格得0分；专业技能课程（C）及格得5分，不及格得0分。
若总分大于6分则可顺利过关（Y），试根据上述内容完成：（1）列出真值表；（2）写出逻辑函数表达式，并化简成最简式；（3）用与非门画出实现上述功能的逻辑电路。
（3）逻辑电路图(2)逻辑函数表达式BCACABCBABCCBABCCBAABCBCAABCCBABCAF+=+=+=+=++=++=)()(__________________ABFAFBCAFBC3、中等职业学校规定机电专业的学生，至少取得钳工(A)、车工(B)、电工(C)中级技能证书的任意两种，才允许毕业（Y ）。
试根据上述要求：（1）列出真值表；（2）写出逻辑表达式，并化成最简的与非—与非形式；（3）用与非门画出完成上述功能的逻辑电路。
解：（1（3）逻辑电路：（2）逻辑表达式：最简的与非—与非形式：ABC C AB C B A BC A F +++=_____________________________________________________________________________________________________________AB BC AC AB BC AC AB BC AC AB BC AC F ••=•+=++=++=4、用基本逻辑门电路设计一个一位二进制全加器，输入变量有：A 为被加数，B 为加数，C 为较低位的进位，输出函数为本位和S 及向较高位的进位H 。
组合逻辑电路的分析(习题与解答)组合逻辑电路的分析，是指基于逻辑电路图、分析、明确该电路的基本功能的过程。
理论上讲，逻辑电路图本身就是逻辑功能的一种表达方式，但在许多情况下，用逻辑电路图表达的逻辑功能不够直观、形象，往往需要将其转化为逻辑表达式的形式，以使逻辑功能更加直观、确定。
组合逻辑电路的分析一般可按如下步骤进行。
（1）根据逻辑电路图，由输入到输出逐级输出逻辑表达式。
（2）化简逻逻辑表达式，得到最简逻辑表达式。
（3）根据最简的逻辑表达式列出真值表。
（4）根据列真值表，分析、确定逻辑电路的基本功能。
习题1.分析如图所示的三人表决器的逻辑电路的逻辑功能。
解：（１）根据逻辑电路逐级写出逻辑表达式AB Y=1BCY=2ACY=3ACBCABYYYY••=••=321（2）化简逻辑表达式ACBCABACBCABY++=••==（3）根据化简后的逻辑表达式列出真值表输入输出输入输出A B C Y A B C Y0 0 0 0 1 0 0 00 0 1 0 1 0 1 10 1 0 0 1 1 0 10 1 1 1 1 1 1 1 （4）由真值表可知，3个输入中至少有两个或两个以上的输入为1时，输出才为１，否则输出为０。
此电路为一个少数服从多数的三人表决器。
习题2.分析如图所示的逻辑电路的逻辑功能。
解：（１）根据逻辑电路逐级写出逻辑表达AB Y=1ABAY•=2ABBY•=3ABBABAYYY•••=•=32（2）化简逻辑表达式ABBABAYYY•••=•=32ABBABA•+•=BABA+=（3）根据化简后的逻辑表达式列出真值表输入输出A B Y0 0 00 1 11 0 11 1 0（4）由真值表可知，可知逻辑电路的功能：输入一致时，输出为0，输入不一致时，输出为１。
此电路的逻辑功能为同出0，异出1。
习题3.分析如图所示的逻辑电路的逻辑功能。
解：（１）根据逻辑电路逐级写出逻辑表达式BA Y=1ABY=2ABBAYYY+=+=21（2）化简逻辑表达式ABBAY+=此函数表达式已为最简与或表达式。
数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。
） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。
2、数字电路的基本单元电路是 门电路 和 触发器 。
3、数字电路的分析工具是 逻辑代数（布尔代数） 。
4、（50.375） 10 = （110010.011） 2 = （32.6） 165、3F4H = （0001000000010010 ）8421BCD6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。
7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。
8、正逻辑的与门等效于负逻辑的 或门 。
9、表示逻辑函数的 4 种方法是真值表 、 表达式、 卡诺图 、 逻辑电路图 。
其中形式惟一的是 真值表 。
10、对于变量的一组取值，全体最小项之和为 1 。
11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时这个最小项的取值都是 0 。
12、对于变量的任一组取值，任意两个最小项之积为 0。
13、与最小项 ABC 相邻的最小项有 ABC 、 ABC 、 ABC 。
14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。
15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T’。
16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。
17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、状态方程 ）、 状态图 、 状态表 、 时序图 。
18、（251） 10 =（11111011） 2 =（FB ） 16 19、全体最小项之和为 1 。
20、按照使用功能来分，半导体存储器可分为RAM 和ROM 。
21、RAM 可分为动态RAM 和静态RAM 。
1 / 4
组合逻辑电路基本概念复习题
填空
1．消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加__________，
并在输出端并联。冗余项、电容器
2．要扩展得到1个16-4线编码器，需要片74LS148。2
3．在组合逻辑电路中，当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时，
会有时间先后，这一现象称为_________，由此而产生输出干扰脉冲的现象称为。
竞争、冒险
4．所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路各的
组合，而与电路的无关。输入状态、原来的状态
5．组合逻辑电路由逻辑门电路组成，不包含任何，没有能力。
记忆元件、记忆
6．常见的中规模组合逻辑器件有和等。
编码器、译码器、数据选择器、数值比较器、加法器任选二个。
7．加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相
加不考虑的加法器。低位向本位的进位
8．全半加器既要考虑本位两个二进制数进行相加，还要考虑的加法器。
低位向本位的进位
9．用全加器组成多位二进制数加法器时，加法器的进位方式通常有、、
2种。串行进位、并行进位
10．基本译码器电路除了完成译码功能外，还能实现和功能。
逻辑函数发生、多路分配
11．多路分配器可以直接用来实现。译码器
12．与4位串行进位加法器比较，使用超前进位全加器的目的是。
提高运算速度
13．在分析门电路组成的组合逻辑电路时，一般需要先根据写出逻辑表达式。
逻辑电路图
14．数据选择器的功能相当于多个输入的数据数据开关，是指经过选择，把通道的
数据传送到的公共数据通道上去。多个、唯一
15．数据分配器的功能相当于一个多输出的数据开关，是将数据源来的数据根据需要，
送到不同的通道上去。经过选择，把通道的数据传送到的公共数据通道上去。
一个、多个
16．加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了，
但结构比较。运算速度、复杂
17．加法器串行进位的级联方式由于结构，主要用在数字设备中。
简单、低速
选择
1．比较两个一位二进制数A和B，当BA时输出1F，则F的表达式是（C）。
A、ABFB、BAFC、BAFD、
BAF
2．设计加法器的超前进位是为了（B）。
A．电路简单B．每一级运算不需等待进位
C．连接方便D．使进位运算由低位到高位逐位进行
2 / 4
3．编码器用5位二进制代码可对（）个信号进行编码。
A．64 B．32 C． 128 D．16
4．数据选择器不能够做（D）使用。
A．函数发生器B．多路数据开关
C．多路数据选择器D．数据比较器
5、不属于组合逻辑电路的器件是（D）。（1分）
A、编码器B、译码器C、数据选择器D、计数器
6．分析组合逻辑电路时，不需要进行（D）。
A．写出输出函数表达式B．判断逻辑功能
C．列真值表D．画逻辑电路图
7．一块数据选择器有三个选择输入（地址输入）端，则它的数据输入端有（C）个。
A、3 B、6 C、8 D、1
10．一片四位二进制译码器，它的输出函数最多可以有（D）个。
A、1 B、8 C、10 D、16
12．（B）不是组合逻辑电路。
A．加法器B．触发器
C．数据选择器D．译码器
13、数值比较器对A、B两数进行比较时，首先进行比较的是A、B的（A）。
A、最高位B、最低位C、所有位D、低位级联输入
15．16位输入的二进制编码器，其输出端有( C)位。
A. 256 B. 128 C. 4 D. 3
16、一位全加器除完成半加器的功能外，还要考虑（B）问题。
A、向高位进位 B、低位向本位的进位C、向高位借位D、低位向本位借位
18．要比较二进制数A和B的大小，比较器需要（C）
A．从低位到高位逐位比较B．从低位到高位同步比较
C．从高位到低位逐位比较D．所有位同时比较
19、一位半加器与全加器功能相比，不需考虑（B）问题。
A、向高位进位 B、低位向本位的进位C、向高位借位D、低位向本位借位
21．编码器用7位二进制代码可对（B）个信号进行编码。
A．64 B．128
C． 32 D．256
22、可以用作数据分配器的是（B）。
A、编码器B、译码器C、数据选择器D、数据比较器
23、组合逻辑电路中，正确的描述是（A）。
A、没有记忆元件B、包含记忆元件C、存在有反馈回路D、双向传输
26、超前进位加法器可以（D）。
A、精确计算B、延长计算时间C、提高计算容量D、提高运算速度
27、将两片8线-3线编码器进行级联，可以构成（B）编码器。
A、8线-3线B、16线-4线C、16线-3线D、8线-4线
30. 二输入与非门当输入变化为(A )时，输出可能有竞争冒险。
A. 01→10 B. 00→10 C. 10→11 D. 11→01
1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无
关。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现
3 / 4
象称为竞争冒险。
3．8线—3线优先编码器74LS148的优先编码顺序是7I、6I、5I、…、0I，输出为
2Y1Y0Y。输入输出均为低电平有效。当输入7I6I5I…0I为11010101时，输出2Y1Y0
Y
为
010。
4．3线—8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出07Y~Y=
11111101。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。
6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信
号为比较结果：Y(A＞B)、Y(A＝B)和Y(A＜B)，则Y(A＞B)的逻辑表达式为BA。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。
9．多位加法器采用超前进位的目的是简化电路结构×。（√，×）
10．组合逻辑电路中的冒险是由于引起的。
A．电路未达到最简B．电路有多个输出
C．电路中的时延D．逻辑门类型不同
11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考
虑的？
A．在输出级加正取样脉冲B．在输入级加正取样脉冲
C．在输出级加负取样脉冲D．在输入级加负取样脉冲
12．当二输入与非门输入为变化时，输出可能有竞争冒险。
A．01→10B．00→10C．10→11D．11→01
13．译码器74HC138的使能端321EEE取值为时，处于允许译码状态。
A．011 B．100C．101 D．010
14．数据分配器和有着相同的基本电路结构形式。
A．加法器B．编码器C．数据选择器D．译码器
15．在二进制译码器中，若输入有4位代码，则输出有个信号。
A．2 B．4 C．8 D．16
16．比较两位二进制数A=A1A0和B=B1B
0
，当A＞B时输出F=1，则F表达式是
。
A．11BAFB．0101BBAAF
C．001111BABABAFD．0011BABAF
17．集成4位数值比较器74LS85级联输入I
A＜B、IA=B、IA＞B
分别接001，当输入二个相
等的4位数据时，输出FA＜B、FA=B、FA＞B分别为。
A．010 B．001 C．100 D．011
18．实现两个四位二进制数相乘的组合电路，应有个输出函数。
A．8 B．9 C．10 D．11
19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或门。
A．2 B．3 C．4 D．5
20．在图T3.20中，能实现函数CBBAF的电路为。
4 / 4
≥1
≥1
≥1
0
Y
7
Y
&
&
&&
12345610981312117
14
+5V
ACBF
A
B
F
C
174LS138100&BACA0A1A2E1E2E3Y0Y1Y2Y3Y4Y5Y6Y7F
（a）（b）（c）
图T3.20
A．电路（a）B．电路（b）C．电路（c）D．都不是
