下载文档原格式
组合逻辑电路中的竞争与冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影 响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程 中，不同通路上门的级数不同，或者门电路平均延迟时间的差异， 使信号从输入 经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错 误输出，通常把这种现象称为竞争冒险。
竞争：在组合逻辑电路中，某个输入变量通过两条或两条以上途径传到输出 门的输入端，由于每条途径的延迟时间不同帮到达输出门的时间就有先有后， 这种现象称为竞争。
冒险：是指数字电路中，某个瞬间出现了非预期信号的现象， 即某一瞬间数 字电路出现了违背真值表所规定的逻辑电平。
这样就出现了不该出现的尖脉冲，这个尖脉冲可能对后面的电路产生干扰一、竞争冒险的概念及其产生的原因以图示电路为例可看出，大多数组合电路都存在竞争，但所有竞争不一定都 产生错误的干扰脉冲。
竞争是产生冒险的必然条件，而冒险并非竞争的必然结果。
由以上分析可知，只要两个互补的信号送入同一门电路， 就可能出现竞争冒 险。
因此把冒险现象分为两种：1•“ 0”型冒险A +A 冒险在理想情况下输出电平为“ 1”，由于竞争输出产生低电平窄脉冲。
第二 AA=0 % 二A A=12•“ T 型冒险A A 冒险在理想情况下输出电平为“ 0”，由于竞争输出产生高电平窄脉冲。
二、竞争冒险的判断方法判断竞争冒险是否存在的方法很多，最常见的方法有:1 •代数法A »——& _________ p Yi(a)A------- > 1 _____ i> Y2(a)A _____ : ____ :_____A ―订|~?1I III IYi ___________________________(b)A—— __ LA —LdJ _L_U Y2 --------------- U —U(b)在逻辑函数表达式中，是否存在某变量的原变量和反变量。
探索组合逻辑电路的竞争冒险现象及消除方法随着电子技术的不断发展和应用，组合逻辑电路作为数字电路中最简单的一种电路，在电子设备中应用广泛。
然而，在实际应用中，我们常常会遇到一些竞争冒险的问题。
那么，究竟什么是竞争冒险呢？它又是如何产生的呢？如何消除这种现象呢？下面就来一一解答。
一、竞争冒险的定义竞争冒险（Race Hazard）是指输入信号有多条路径到达输出端，而输出信号的正确性与哪条输入路线先到达输出端有关的一种现象。
简而言之，竞争冒险就是同一信号在不同的路径上到达目的地的时间不同，导致信号的正确性无法得到保证。
二、竞争冒险的产生原因竞争冒险通常是在异步电路中产生的。
异步电路是一种没有时钟信号的电路。
因为没有时钟信号控制，异步电路的输入信号会在任何时间到达电路中。
如果异步电路的不同信号路径的延时不相等，就会产生竞争冒险。
三、竞争冒险的消除方法为了消除竞争冒险，我们有以下几种方法：1.插入缓冲器插入缓冲器是一种最基本的解决竞争冒险问题的方法。
在信号到达目的地之前，可以在较长的信号路径中插入缓冲器，使延时较短的信号路径延迟与较长的信号路径相同的时间，达到信号的同步。
2.加强约束条件加强约束条件也可以消除竞争冒险的问题。
在设计电路的时候，我们可以设置更为严格的约束条件，使得各个信号路径的延迟时间尽量相近，从而避免产生竞争冒险。
3.优化电路结构优化电路结构也可以解决竞争冒险的问题。
我们可以在电路设计过程中尽量避免存在长短不一的信号路径，或者在架构设计时就考虑到延迟问题，在电路结构设计时保持信号路径相对简单结构，减少信号传输延迟时间。
总之，竞争冒险是组合逻辑电路中不可避免的现象，我们应该在电路设计与实现中充分考虑其存在，采取相应的措施来消除竞争冒险带来的风险和影响。
3.4组合逻辑电路中竞争--冒险现象理想情况电路中的连线和逻辑门都没有延迟。
电路的多个输入信号发生变化时都是同时瞬间完成的。
实际情况信号通过逻辑门需要响应时间。
信号的变化需要一定的过渡时间。
多个信号发生变化时有先后快慢的差异。
冒险逻辑冒险功能冒险不同的冒险，产生的原因不同，消除冒险的方法也不相同。
3.4.1 竞争 冒险现象及其成因两个输入信号（一个从1将出现毛刺竞争不一定都会产生尖峰脉冲不产生毛刺t pd2<t pd1+t 出现毛刺检查逻辑冒险的方法稳态时输出1，输入变化瞬间输出0的冒险，称为偏1型冒险。
稳态时输出0，输入变化瞬间输出1的冒险，称为偏0型冒险。
方法代数法卡诺图法方法比较繁琐，适用范围广，对两级（含）以上电路都适用。
注意：不能对函数进行化简。
方法简单，只适用于两级电路。
计算机模拟检查法实验检查法功能冒险输入从Ii 变到Ij时产生功能冒险的条件：2、有P个（P≥2）变量同时发生变化；1、输入变量变化前后函数值相同。
即F( I i)=F( I j)；3 、由P个变量组合所构成的2P个格，既有1又有0。
例3-14：判断下面卡诺图所示逻辑函数，当输入ABCD从0110→1100，1111→1010，0011→0100，1000→1101变化时，是否存在功能冒险。
功能冒险的消除方法选通脉冲加入的位置和极性的确定：与非门实现函数F=AB+CD正极性脉冲加在第二级功能冒险的消除方法或非门实现函数F=(A+B)(C+D)负极性脉冲加在第一级功能冒险的消除方法负极性脉冲加在一个与门上功能冒险的消除方法方法二：在对输出波形边沿要求不高的情况下，可以在输，滤除毛刺。
出端接一个几十到几百皮法的滤波电容CL在输出端加小电容可以消除毛刺。
但是输出波形的前后沿将变坏,只适用于低速电路，在对波形要求较严格时，应再加整形电路。
3.4.2 消除竞争 冒险的方法加冗余项：只能消除逻辑冒险，而不能消除功能冒险，适用范围有限。
组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。
在图中，与门G2的输入是Ａ和两个互补信号。
由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。
与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示，其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。
但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。
这是产生竞争冒险的原因之一，其他原因这里不作详述。
由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信。
组合逻辑电路产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。
在图中，与门G2的输入是Ａ和两个互补信号。
由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。
与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示，其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。
但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。
这是产生竞争冒险的原因之一，其他原因这里不作详述。
由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信号的状态发生变化时可能出现冒险现象。
关于组合逻辑电路中竞争-冒险的研究贾世胜【摘要】在组合逻辑电路中,当输入信号改变状态时,输出端可能出现由于竞争-冒险而产生的干扰脉冲信号,如果负载是对干扰脉冲信号十分敏感的电路,有可能引起电路的误动作,因此应该采取措施消除竞争-冒险.从理论上分析了组合逻辑电路竞争-冒险的产生,及其判断和消除的方法,同时运用EDA软件Protel 99 SE对组合逻辑电路中竞争-冒险的现象以及对提出的几种消除竞争-冒险的方法进行了仿真,结果与理论分析是一致的,达到了预期的效果.【期刊名称】《现代电子技术》【年(卷),期】2009(032)017【总页数】4页(P185-187,190)【关键词】组合逻辑电路;竞争-冒险;干扰消除;Protel 99 SE【作者】贾世胜【作者单位】山东科技大学泰安校区,山东,泰安,271021【正文语种】中文【中图分类】TP331.10 引言数字电路分为组合逻辑电路和时序逻辑电路两大类[1]，是电子技术的重要组成部分，掌握数字电路的基本知识是设计计算机控制系统的基础。
计算机控制系统性能优劣的重要指标是其稳定性、可靠性和抗干扰性，这在很大程度上取决于构成其系统的基本部件的性能。
组合逻辑电路中的门电路由于其本身的结构和工作情况，常常会发生竞争-冒险现象，这是电路本身内部产生的一种干扰，如果电路对这些干扰脉冲比较敏感，就可能使电路发生误动作而影响电路正常工作，因此应当设法消除竞争-冒险。
Protel 99 SE 是Protel公司推出的基于Windows平台的电路板设计软件，是目前国内最流行、应用最广的电路设计EDA软件之一。
可以完成原理图绘制、PCB 图绘制以及电路仿真等。
Protel 99 SE提供了多种分析工具，利用这些工具可以进行直流工作点分析、交流小信号分析、瞬态分析/傅里叶分析、噪声分析、直流传输函数分析、参数扫描分析、传输功能分析、温度扫描分析及蒙特卡罗分析等。
本文是利用瞬态分析对组合逻辑电路的竞争-冒险现象及其消除的模拟仿真[2]。
一实验目的1、观察组合电路中的竞争不冒险现象。
2、了解消除竞争不冒险现象的方法。
二实验仪器和器件1、数字电路实验箱、数字万用表、示波器；2、器件：3 个 74LS00、1 个 74LS20、1 个 330PF 电容。
三实验预习1、复习与组合逻辑电路中的竞争与冒险现象的有关内容。
竞争(Competition): 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。
把不会产生错误输出的竞争的现象称为非临界竞争。
把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。
冒险(risk)：信号在器件内部通过连线和逻辑单元时，都有一定的延时。
延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。
信号的高低电平转换也需要一定的过渡时间。
由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。
如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。
竞争冒险(Competition risk)产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。
2、画出用74LS00实现实验内容中F函数的逻辑图。
因为要用74LS00（2输入与非门）实现函数F的功能，所以我需要对函数F的表达式进行改变。
如下：F=AB + B’CD’+A’CD=AB + C(B’D’+A’D)=AB + C((B’D’)’(A’D)’)’=((AB)’(C((B’D’)’(A’D)’)’))’用计算机模拟电路软件画出电路图如下：3、写出F的真值表。
组合逻辑电路中的冒险现象【题目3】：组合逻辑电路在什么情况下产生冒险现象，举例说明。
有哪些方法可以消除，比较这些方法的实现成本。
【问题探究】1. 冒险产生原因：(1). 门电路的开关电平有时间差，信号从一个电平向相反方向跳变时不是突变的。
(2). 门电路有延时，信号经过的传输路径不同，延时不同。
2. 产生冒险的情况：当输出端的逻辑函数在一定条件下能简化成或者时。
例如：，当C=1,B=1时，产生冒险。
3.冒险的消除3.1.增加冗余项消除冒险3.1.1代数法逻辑表达式中，当 B=C=1时,存在冒险现象 ,此时若在L式中加上—“1”电平,便可以消除冒险。
而且这个1电平必须是出现冒险瞬间时输入的“1”电平,这样不影响L逻辑关系的与项才行。
将改写成,与项BC=1可以做到。
见图1,虚线部分是后加的。
3.1.2卡诺图法卡诺图法消除竞争冒险实质上和代数法是一致的,应根据条件采用何种方法来消除竞争冒险从卡诺图上看,既然问题出在两个卡诺圈的相切处,只要增加一些卡诺圈将两个互不搭接的卡诺圈——搭接起来,就可已实现消除冒险的目的,所以卡诺图法也叫增加多余项法。
还以逻辑表达式为例,见图2,其中虚线的卡诺圈为后添加的,添加后的逻辑表达式为3.2输出端加滤波电容法组合电路中由竞争冒险产生的毛刺,一般都是低频分量少而高频分量很丰富的信号,由此,可以在组合电路的输出端添加一积分器(低通滤波器),从而达到通高频阻低频的作用。
为了能除毛刺,必须要正确选择积分电路的时间常数τ =RC。
时间常数要比毛刺的宽度大,以达到消除毛刺的目的,但也不能太大,以免使信号形状出现不能允许的畸变。
RC的值一般都是通过实验的方法来确定的。
3.3引入选通脉冲法冒险是难以消除的,当组合电路的冒险影响了整个系统的工作时,可以用取样的方法解决。
取样脉冲仅在输出处于稳定值的期间到来,以保证输出正确的结果,在没有选通脉冲期间,输出的信息是无效的。
常用的选通脉冲的极性和所加位置如图3所示。
竞争与冒险解释一:在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的（冗余）消去项，但是不能避免功能冒险，二是在芯片外部加电容。
三是增加选通电路。
在组合逻辑中，由于多少输入信号变化先后不同、信号传输的路径不同，或是各种器件延迟时间不同（这种现象称为竞争）都有可能造成输出波形产生不应有的尖脉冲（俗称毛刺），这种现象成为冒险。
解释二: 竞争与冒险是数字电路中存在的一种现象。
由于元器件质量和设备工艺已达到相当高的水平，因而数字电路的故障往往是竞争与冒险引起的，所以要研究它们。
在一个复杂的数字电路的设计阶段，就完全预料电路中的竞争与冒险是困难的，有一些要通过实验来检查。
下面将说明组合数字电路中竞争与冒险的基本概念和确定消除它的一些基本方法。
竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后，这种现象称为竞争。
冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险。
表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就定有竞争。
在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
当组合逻辑电路存在冒险现象时，可以采取修改逻辑当一个门的输入有两个或两个以上的变量发生改变时，由于这些变量是经过不同路径产生的，使得它们状态改竞争的结果若导致冒险或险象（Hazard ）发生（例如毛刺），并造成错误的后果，那么就称这种竞争为临界竞争。
若竞争的结果没有导致冒险发生，或虽有冒险发生，但不影响系统的工作，那么就称这种竞争为非临界竞争。
变的时刻有先有后，这种时差引起的现象称为竞争Race ）。
组合逻辑电路中的竞争冒险一、定义1、竞争：组合电路中，若某个变量通过两条以上途径到达输入端，由于每条路径上的延迟时间不同，到达逻辑门的时间就有先有后的现象。
2、冒险：因竞争使真值表描述的逻辑关系受到短暂的破坏，在输出端产生错误结果的现象。
(毛刺) 有竞争存在时不一定产生冒险。
二、冒险的类型“1”型冒险：使输出出现高电平窄脉冲的冒险；（恒为0时不为0，A A∙）“0”型冒险：使输出出现低电平窄脉冲的冒险。
（恒为1时不为1，A A+）三、0型冒险和1型冒险的判断在一个逻辑函数式Y中，如果某个变量以原变量和反变量的形式在式中出现，那么该变量就是具有竞争条件的变量。
1．如果令其它变量为0或1消去后式子中出现类似下式形式：=则电路中就会产生0型冒险。
AY+A2．如果令其它变量为0或1消去后式子中出现类似下式形式：四、判断方法：（1）找出以原、反变量同时出现的变量；（2）以其它变量为自变量列真值表求Y 的表达式；（3）Y 中有A A ∙则存在“1”型冒险；有A A +则存在“0”型冒险五、消除办法：（1）修改逻辑设计；（2）增加选通脉冲；（3）使用滤波电容。
例24 判断C A B A AC Y ++=是否存在冒险。
解：（1）判断条件：函数式中以原、反变量形式出现同时出现的A 是C 和，先判断A 见表。
A 变量判断表（2）判断结果：从表中可以看出当1==C B 时有A A Y +=则电路中A 信号在“0型冒险”。
同理判断变量C ，会发现变量C 不存在冒险。
1型冒险的判断方法同上面一样。
四、修改逻辑设计以消除竞争冒险利用逻辑代数中的公式对存在冒险的逻辑函数式进行变换，增加多余项，来消除冒险。
例如AC=，Y+AB在1==CB时有0型冒险。
如果利用公式将Y变换为：+Y+=A=，则当1=+ACBCBBAACB时结果变为1=Y，从=C而消除了冒险。
组合逻辑电路中的竞争与冒险
前面分析组合逻辑电路时,都没有考虑门电路的延迟时间对电路产生的影响。
实际上, 从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中, 不同通路上门的级数不同, 或者门电路平均延迟时间的差异, 使信号从输入经不同通路传输到输出级的时间不同。
由于这个原因, 可能会使逻辑电路产生错误输出,通常把这种现象称为竞争冒险。
竞争:在组合逻辑电路中, 某个输入变量通过两条或两条以上途径传到输出门的输入端, 由于每条途径的延迟时间不同帮到达输出门的时间就有先有后, 这种现象称为竞争。
冒险:是指数字电路中, 某个瞬间出现了非预期信号的现象, 即某一瞬间数字电路出现了违背真值表所规定的逻辑电平。
这样就出现了不该出现的尖脉冲,
一、
竞争冒险的概念及其产生的原因
以图示电路为例可看出, 大多数组合电路都存在竞争, 但所有竞争不一定都产生错误的干扰脉冲。
竞争是产生冒险的必然条件,
而冒险并非竞争的必然结果。
由以上分析可知, 只要两个互补的信号送入同一门电路, 就可能出现竞争冒险。
因此把冒险现象分为两种:
1. “ 0”型冒险
A A +冒险在理想情况下输出电平为“ 1” , 由于竞争输出产生低电平窄脉冲。
A A ⋅冒险在理想情况下输出电平为“ 0” ,由于竞争输出产生高电平窄脉冲。
二、竞争冒险的判断方法
判断竞争冒险是否存在的方法很多,最常见的方法有: 1.代数法
在逻辑函数表达式中, 是否存在某变量的原变量和反变量。
若去掉其他变量得到 A A Y +=,电路有可能产生“ 0”冒险;若得到 A A Y ⋅=,则可能产生“ 1” 冒险。
2.卡诺图法
画出逻辑函数的卡诺图, 当卡诺图中两个合并最小项圈相切, 即两个合并最小项圈相邻—有相邻项, 各合并最小项圈各自独立—不相交时, 这个逻辑函数有可能出现冒险现象。
三、消除竞争冒险的方法
1.修改逻辑设计 (1代数法
①逻辑变换消去互补量
((C A B A Y ++=当 B =C=0时, A A Y ⋅=, 存在竞争冒险。
若将逻辑函数表达式进行逻辑变换,则 BC B A AC Y ++=,这时消去了 A A ⋅互补量,从而不会产生竞争冒险。
②增加乘积项
C A AB Y +=当 B=C=1时, A A Y +=,存在竞争冒险。
若增加乘积项 BC , 则 BC C A AB Y ++=,消除了竞争冒险。
(2卡诺图法
将卡诺图中相切的圈用一个多余的圈连接起来,即可消除冒险现象。
2
为了消除竞争冒险产生的干扰脉冲,可引入封锁脉冲, 。
封锁脉冲要与信号
转换时间同步, 而且封锁脉冲宽度不应小于电路从一个稳态转换到另一个稳态的过渡时间。
3.引入选通脉冲
选通法是当有冒险脉冲时, 利用选通脉冲把输出级封锁住, 使冒险脉冲不能输出, 而当冒险脉冲消失之后, 选通脉冲又允许正常输出。
它出现的时间应与输入信号变化的时间错开, 从而避开了冒险, 在时间上则在干扰脉冲已经消失之后才加入,这样电路的输出不再是电位信号,而是一个脉冲信号。
4.输出端并联电容—滤波电容
因为竞争冒险所产生的干扰脉冲一般很窄,所以当电路工作频率不很高时, 在输出端并接一个电容, 可以吸收掉干扰脉冲, 将尖峰脉冲的幅度减小到不起影响的程度。
但应注意电容量不能太大,否则使波形变坏,影响电路的工作速度。
