EDA实验报告
班级：
姓名：
目录
实验一：七段数码显示译码器设计............................................................................ 1
摘要......................................................................................................................... 1
实验原理................................................................................................................. 1
实验方案及仿真..................................................................................................... 1
引脚下载................................................................................................................. 2
实验结果与分析..................................................................................................... 3
附录......................................................................................................................... 3
eda实验总结报告
本文是关于EDA实验的总结报告。EDA全称Exploratory Data Analysis，即探索性数据分析。本次实验旨在通过对数据的探索性分析，更好地理解数据的特征，为后续的数据建模和分析提供基础。
一、实验目的
本次实验的主要目的是通过探索性数据分析，全面了解数据的情况和属性，包括数据的分布、离群值、缺失值等等，为后续的数据处理和建模提供基础。
二、实验数据
实验数据为一份包含39个字段的广告数据集，该数据集每行为一条记录，包含了广告的各项属性和指标。数据集的字段包括：序号、时间、广告类型、广告尺寸、广告位置、出价、曝光量、点击量、点击率等。
三、实验步骤
1. 导入数据
首先，我们需要读取并分析数据，以确定数据集的基本特征。在本次实验中，我们使用了Python中的pandas库来读取和处理数据。
2. 数据探索
基于导入的数据，我们需要进行数据探索，分析数据的各种特征和属性。具体包括以下几点：
（1）统计数据基本特征，包括字段数量、数据类型、缺失值、异常值等等；
（2）分析数据的分布情况，包括分布密度、分布频率等等；
（3）分析数据的标签分布情况，包括正负样本比例、标签分布情况以及样本类别的不平衡性等等；
（4）探索数据之间的关联性，包括特征之间的相关性、关联度等等；
（5）对数据进行可视化展示，包括直方图、散点图、箱线图等等。
通过对数据的探索，我们可以更好地了解数据的基本特征，挖掘数据中的规律和特征。
四、实验结果 通过对数据的探索性分析，我们得到了以下结论：
（1）数据特征
经过初步分析可以看出，该数据集包含39个字段，其中有19个字段为数值型特征，16个字段为分类型特征，以及4个字段为时间型特征。通过观察可以发现，该数据集中的异常值较少，而缺失值相对较多。
习题
6-1 在Verilog设计中，给时序电路清零（复位）有两种不同方法，它们是什么，如
何实现？
答：同步清零、异步清零，在过程语句敏感信号表中的逻辑表述posedge CLK用于指明
正向跳变，或negedge用于指明负向跳变实现
6-2 哪一种复位方法必须将复位信号放在敏感信号表中？给出这两种电路的
Verilog
描述。
答：异步复位必须将复位信号放在敏感信号表中。
同步清零：
always @(posedge CLK) //CLK上升沿启动
Q<=D; //当CLK有升沿时D被锁入Q
异步清零：
always @(posedge CLK or negedge RST) begin //块开始
if(!RST)Q<=0; //如果RST=0条件成立，Q被清0
else if(EN) Q<=D;//在CLK上升沿处，EN=1，则执行赋值语句
end//块结束习题
6-3 用不同循环语句分别设计一个逻辑电路模块，用以统计一
8位二进制数中含1的数量。
module Statistics8(sum,A);output[3:0]sum;input[7:0] A;reg[3:0] sum;integer i; always @(A)beginsum=0;for(i=0;i<=8;i=i+1) //for 语句if(A[i]) sum=sum+1;else sum=sum;endendmodulemodule Statistics8(sum,A);parameter S=4;output[3:0]sum;input[7:0] A;reg[3:0] sum;reg[2*S:1]TA;integer i; always @(A) beginTA=A; sum=0;repeat(2*S) beginif(TA[1])sum=sum+1;TA=TA>>1; endendendmodulerepeat循环语句for循环语句module Statistics8(sum,A);
0
摘要
各种各样的信号是通信领域的重要组成部分，其中正弦波、三角波和方波等是较为常见的信号。在科学研究及教学实验中常常需要这几种信号的发生装置。为了实验、研究方便，研制一种灵活适用、功能齐全、使用方便的信号源是十分必要的。
本次关于产生三角波或其它任意波形的设计方案，不仅在理论和实践上都能满足实验的要求，而且具有很强的可行性。该信号源的特点是：体积小、价格低廉、性能稳定、实现方便、功能齐全。
关键词：正弦波；三角波；FPGA；
ABSTRACT
Various signal is an important part of telecommunication field, including sine
wave, triangle wave and square-wave etc is more common signal. In scientific
research and teaching experiment often need this several signal generator. In order
to test, research is convenient, develop a flexible application, complete functions, use
convenient source is very necessary.
This about produce triangle wave andotner different kinds of waves of design
scheme, not only in theory and in practice can satisfy experiment requirement, and
has a strong feasibility. The signal features are: small volume, price cheap and stable
