当前位置：文档之家 › GAL的工作模式

GAL的工作模式

  • 格式：doc
  • 大小：1.57 MB
  • 文档页数：12

.

Word 资料 GAL16V8有3种工作模式，即寄存器模式、复合模式和简单模式。适当连接器件的引脚线，由OLMC的输出/输入特性可以决定其工作模式。

GAL16V8寄存器模式

在寄存器模式中，宏单元被配置为专用的寄存器输出或者I/O功能。

这种模式中有效的结构配置与普通的16R8和16RP4器件类似，只是在极性，I/O和寄存器布置方面有不同。

所有的宏单元共享共同的时钟和输出使能控制引脚。任一个宏单元都能够被配置成寄存器或I/O形式，可以多至8个。

专用的输入或输出功能能够被用作I/O功能的子系统。寄存器形式输出每个输出端有8个乘积项（图A），I/O形式输出端有7个乘积项（图B），在两个图中，引脚1和11总是分别地配置为时钟输入和输出使能，不能被配置为专用输入。

包括用户电子签名(UES)熔丝和乘积项禁止 (PTD) 熔丝，JEDEC熔丝数显示在下页的逻辑图上。

引脚号 功能

20 Vcc

10 地

2～9 仅作为输入

1 时钟输入

11 使能（低电平有效）

12～19 输入或输出（本引脚反馈），图A和图B

图A，寄存器配置，输入或输出，引脚12...19， 8个输出乘积项，本引脚反馈，/OE和CLK公用

图B，组合I/O配置，输入或输出，引脚12...19，7个输出乘积项，1 个使能乘积项，本引脚反馈

.

Word 资料

寄存器模式逻辑图

输入 引脚2-9

I/O 引脚12-19，本引脚反馈

时钟 引脚1

输出使能 引脚11

.

Word 资料

GAL16V8复合模式

在复合模式中，宏单元或者仅仅配置为输出功能或者配置为I/O功能。

这个模式中有效的结构配置类似于普通的16L8和16P8器件，只是在每个宏单元中带有可编程的极性。

这个模式中最多能有6个I/O口，专用的输入或输出功能能够被用作I/O功能的子系统（图A）。2个最外边的宏单元(引脚

12 和 19)没有输入能力（图B）。在寄存器模式中能够实现设计需要的8个I/O口。

全部宏单元的每一个输出端有7个乘积项，1个乘积项被用于可编程的输出使能控制（图A和图B）。引脚1和11作为输入

到与阵列的数据输入端总是有效的，并分别地使用引脚19和12的反馈。由于有这个反馈路径，引脚19和12不能选择反馈。。

包括UES熔丝和PTD熔丝的JEDEC熔丝数显示在下页的逻辑图上。

引脚号 功能

20 Vcc

10 地

2～9，1，11 仅作为输入

12，19（两端） 仅作为输出（无反馈），图B

13～18 输入或I/O（本引脚反馈），图A

图B，组合输出配置，引脚12，19，无反馈，7个输出乘积项，1个使能乘积项 图A，组合I/O配置，引脚13...18，本引脚反馈，7个输出乘积项，1个使能乘积项

.

Word 资料

复合模式逻辑图

专用输入 引脚2...9，1，11

组合输出 引脚12，19，无反馈

.

Word 资料 组合I/O 引脚13...18，本引脚反馈，7个输出乘积项， 1个使能乘积项

GAL16V8简单模式

在简单模式中，宏单元被配置为专用的输入或者专用的组合输出。

在这种模式中有效的结构配置与通用的10L8和12P6器件类似，只是一般的输出极性或输入选择可能变更。

简单模式中全部输出端都最多有8个控制逻辑乘积项，附加的，每一个输出端都有可编程的极性。

引脚1和11作为输入到与阵列的数据输入端总是有效的。中间的2个宏单元(引脚15和16)不能被用作输入或I/O引脚（图A,图C），而仅仅能被用作专用（图B）。

包含UES熔丝和PTD熔丝JEDEC熔丝数显示在下页的逻辑图里。

引脚号 功能

20 Vcc

10 地

2...9，1，11 仅作为输入

15，16（中间） 仅作为输出（无反馈），图B

12，13，14 输入或I/O（下临引脚反馈），图A和图C

17，18，19 输入或I/O（上临引脚反馈），图A和图C

图A，组合输出配置，引脚12，13，14，下临脚反馈，17，18，19，上临脚反馈，8个输出乘积项

.

Word 资料

简单模式逻辑图

专用输入 引脚2...9，1，11

组合输出 引脚15，16，无反馈

组合I/O 引脚12,13,14，上临引脚反馈，17,18,19，下临引脚反馈

.

Word 资料

编译软件对OLMC（Output Logic Macrocell）的支持

软件编译器以不同的器件类型支持全部3种不同的OLMC模式。3种器件类型包含在下面的表中。大多数编译器都有能力自动选择器件类型，通常是基于寄存器用法和输出使能（OE）用法。器件的寄存器用法强迫软件选择寄存器模式。带有乘积项控制的OE的所有组合输出，将强迫软件选择复杂模式。仅仅当所有的输出都是专用组合而没有OE控制时，软件选择简单模式。

表中的不同器件类型能够被使用而代替软件的自动器件选择。详情请参阅编译软件手册。

当使用软件配置器件时，用户必须特别关注下列每一种模式中限制条件：

在寄存器型模式中，引脚1和11总是分别地配置为时钟输入和输出使能，不能被配置为专用输入。

在复合模式中，引脚1和11变为专用输入并分别地使用引脚19和12的反馈。由于有这个反馈路径，引脚19和12不能选择反馈。

在简单模式中，输出引脚的全部反馈路径通过邻近的引脚连接。因此，最中间的两个引脚（引脚15和16）不能选择反馈而被配置为专用组合输出。

简单模式 复合模式 寄存器模式 自动模式选择

CUPL G16V8AS G16V8MA G16V8MS G16V8

TANGO-PLD G16V8AS3 G16V8C G16V8R G16V8

GAL16V8和GAL20V8引脚分布图

GAL16V8引脚功能表

引脚 寄存器模式 复合模式 简单模式

1 时钟 专用输入 专用输入 2...9 专用输入

10 地 地 地

20 电源 电源 电源

19

引脚（12...19），

组合I/O，本引脚反馈 引脚（19），组合输出，不可反馈 引脚（17...19），

组合I/O，上临引脚反馈，

或专用输入 18

引脚（13...18），

组合I/O，本引脚反馈 17

16 引脚（15,16），组合输出，无反馈 15

14 引脚（12...14），

组合I/O，下临引脚反馈,

或专用输入 13

12 引脚（12），组合输出，不可反馈 .

Word 资料 11 输出使能 专用输入 专用输入

开发软件应用提示

Protel99 SE的PLD模块支持简单PLD器件的图形程序设计和cupl语言程序设计。不论图形程序或cupl语言程序，编译后都能生成jed文件。jed文件的容可以用通用烧写器写入PLD器件。图形程序设计仅需画图，不用编写代码，比语言程序设计直观方便得多。PLD模块中的图形程序设计可以使用358个图形符号（其中31个为74系列器件功能）。图形符号可以看作语言程序设计中的库函数，图形符号的输入引脚相当于库函数的参数，输出引脚相当于库函数的返回值。

Protel 2004及以后版本，以FPGA模块代替PLD模块，不再支持简单PLD器件设计。现在实际使用的简单PLD器件主要就是GAL了，显然，Protel99 SE中的PLD模块，对于开发GAL器件是非常珍贵的。

atmel公司的PLD开发软件wincupl（10.9MB），能做cupl语言程序设计和波形仿真，但不能做图形设计，只能部分代替Protel99 SE中的PLD模块。wincupl可以从atmel免费下载。

Cupl程序设计应注意三点：① 文件头的10个项目中，至少要有NAME（源文件名，例如NAME xxx.pld，扩展名可省略），DEVICE（器件类型，即工作模式，例如DEVICE g16v8，其中g16v8表示GAL器件GAL16V8的自动模式选择）这2项；② 分配引脚时，变量方向与引脚方向要一致；③ 程序主体中，语句的语法要正确。这样，经过编译就可以产生熔丝图文件xxx.jed，逻辑的正确性由模拟仿真验证或由实验验证。

PLD图形程序设计几乎等同于电路原理图绘制，不同点在于，PLD图形必须使用专用图形符号。图形符号库的加载路径是，\Design Explorer 99 SE\Library\Sch\PLD.ddb。PLD.ddb中包含2个库文件：PLD Devices.lib和PLD symbols.lib。其中，PLD

symbols.lib是逻辑符号库，用于PLD图形程序，PLD Devices.lib是PLD器件的引脚图库，用于电路原理图。

PLD图形程序设计步骤如下：

⑴ 进入Protel99 SE 创建一个名为xxx.sch的PLD图形设计文件。

⑵ 布放元件 在空白的sch文件中，从PLD symbols.lib库中选取逻辑符号，逻辑元件，引脚符号，放到适当的位置。

在图形程序经过编译后生成的pld文件中，引脚符号的设计号（Design）将成为引脚变量的一部分，为了便于指称和识别，应将设计号修改为比较有意义的名称（字符或字符串）。

⑶ 连线 用wire线连接逻辑符号，逻辑元件，引脚符号等逻辑元素。也可以用总线的方式，即用总线和总线输入线联结。

⑷ 分配引脚 每个引脚符号有一个引脚说明文字LOC=PIN[*]，为了显示或隐藏引脚说明文字，PLD/Toggle Pin LOC。

若脚说明文字LOC=PIN[*]已显现，鼠标双击该文字，出现“Part Descripion”对话框，将“Text”项后面的字符串“LOC=PIN[*]”中的“*”号改为引脚号，例如整个字符串改“为LOC=PIN[1]”。

对于复合引脚符号，如OPAD8，写为“LOC=PIN[12..19]”的样式。

⑸ 配置PLD器件 配置器件即选择工作模式。PLD/Configure...->“Configure PLD Compiler”对话框：①“Option”工作模式选项卡:“Target Device”小窗口中为默认器件“Virtual”，点击“Change”按钮->Target Device选项卡：在左边“Device”下拉窗口中，选“GAL”，在右边下拉窗口中，选“g16v8”或 “g20v8”,即为“自动模式选择”。②“Output Fomats”输出格式选项卡：保持默认容，即默认生成jed文件。

合集下载

EDA复习资料

EDA复习资料

第1章

1. EDA技术：

2. ①硬件实现：大规模集成电路制造技术、IC版图设计、ASIC测试和封装、FPGA和CPLD编程下载、自动测试）②计算机辅助工程（计算机辅助设计CAD计算机辅助制造CAM计算机辅助测试CAT计算机辅助工程CAE）

3. EDA电子设计自动化，SOC单片电子系统，HDL硬件描述语言，SOP标准操作程序，FPGA现场可编程序门阵列，CPLD复杂可编程逻辑器件

4. FPGA和CPLD开发效率高，成本低，可编程

5. EDA是微电子技术和现代电子设计技术的结合

6. EDA发展：①电子设计成果以自主知识产权的方式得以明确表达成为可能②在仿真验证和设计方面都支持标准硬件描述语言的功能强大的EDA软件不断推出③电子技术全方位进入EDA时代

7. 利用EDA进行电子系统设计的最后目标：完成专用集成电路ASIC或印制电路板的设计和实现

8. 掩模ASIC分类：门阵列ASIC、标准单元ASIC、全定制ASIC

9. FPGA和CPLD直接面向用户，具有极大的灵活通用性，使用方便，硬件测试和实现快捷，开发效率高，成本低。

10. HDL分类：VHDL、Verilog HDL（主流）、System Verilog、System C（未来）

11. 综合定义：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程

12. 传统的电子设计技术是自底向上的，特点是首先关注并解决底层硬件的可获得性自顶向下：在整个设计流程中各环节逐步求精的过程，从自然语言说明到HDL的系统行为，从描述系统的分解，RTL模型的建立，门级模型产生到最终的可以物理布线实现的底层电路。

13. 自顶向下设计流程；设计说明书→建立HDL行为模型→HDL行为仿真→HDC-RTL级建模→前端功能仿真→逻辑综合→测试向量生成→功能仿真→结构综合→门级时序仿真→硬件测试→设计完成

14. EDA仿真：时序仿真、功能仿真

第10章可编程逻辑器件

第10章可编程逻辑器件

1 第10章 可编程逻辑器件（内容提要）

10.1 概述

数字逻辑电路的硬件实现通常可以有两种方法，一种是采用通用型逻辑器件，另一种是采用专用性逻辑器件。所谓通用型逻辑器件就是前面各章节讲述的中、小规模数字集成电路，如74系列、54系列、CC4000系列等都属于通用型数字集成电路。这些逻辑器件的功能简单，而且是固定不变的，是组成复杂数字系统最常用的逻辑器件，有非常强的通用性，因此称之为通用型逻辑器件。

从理论上讲，采用中、小规模数字集成电路可以组成任意复杂的数字系统，可是如果能够将一个数字系统或是一个数字功能模块的全部设计集成到一片大规模集成电路中的话，不仅能够减小电路体积、耗材、功耗，而且可以使电路的可靠性大大提高。于是面向专门用途而设计的集成电路，即所谓专用集成电路ASIC（Application Specific

Integrated Circuit）便应用而生。ASIC主要为区别于标准逻辑 (Standard Logic) 电路、通用存储器、通用微处理器等电路。目前在集成电路界 ,ASIC 被认为是用户专用集成电路(Customer Specific IC)，即它是专门为一个用户设计和制造的。换言之，它是根据某一用户的特定要求，能够以较低研制成本、较短交货周期供货的全定制或半定制集成电路。

ASIC 的提出和发展表明了集成电路已进入了一个新的阶段。通用的、标准的集成电路已不能完全适应数字系统的急剧变化和产品更新换代的需要。各个电子系统厂家都希望生产出具有自己特色和个性的产品，而只有 ASIC产品才能达到这种要求，这也是自20世纪80年代中期以来，ASIC得到广泛应用和重视的根本原因。然而，在用量不大、产品种类需求繁多的情况下，采用传统的方法设计和制造ASIC必然造成成本过高，而且设计、制造周期也难以保证，使供需之间产生了极大的矛盾。

诞生于20世纪70年代的可编程逻辑器件PLD（Programmable Logic Device），20世纪80年代以来得到了长足的发展，极大地推动了ASIC的设计和生产。PLD是一种新型器件，是由半导体集成制造商生产的半定制集成电路产品。从最基本的工作原理上讲，它是一种“与-或”两极结构的逻辑器件，其最终的逻辑结构和功能是由用户通过对器件内的编程点进行编程决定的。也就是说，PLD是一种低价位、通用型、半定制集成电路产品，而其最终结构和功能是由用户定义的专用集成电路。正是由于这一特性，PLD器件比较理想地解决了ASIC用量小、品种多与设计制造成本、周期之间的矛盾。更可喜的是，PLD器件有很高的集成度，目前单片上可以集成十万个以上逻辑单元，足以满足设计一般数字系统的需要。由PLD实现的ASIC，又称之为可编程ASIC，已经成为ASIC的一个重要的分支。

PLD、PLA、PAL及GAL

PLD、PLA、PAL及GAL

教学要求：了解PLD器件的描述方法和分类，了解PLD器件的基本结构，掌握可编程逻辑器件的基本工作原理和基本应用方法

教学学时：4

教学重点： PLD器件的基本结构，基本工作原理

第十章 可编程逻辑器件

背景：以前学习了各种数字器件，如各种门电路、触发器、MSI计数器等，其逻辑功能固定不变。理论上用这些器件可以实现任何复杂的数字系统，但需要大量的芯片及芯片连接，且功耗大，体积大，可靠性差。而用PLD器件来设计一个数字系统，可以弥补上述缺陷。

PLD的出现改变了传统的数字设计方法，用户通过定义器件内部的逻辑和输入输出引脚，将原来由电路板设计完成的大部分工作放在芯片设计中进行，把一个数字系统集成在一片PLD器件上。由于引脚设计的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度。可编程逻辑器件是实现数字系统设计的理想器件。

PLD器件开发软件可根据设计需要自动进行逻辑电路设计输入、编译、逻辑划分、优化和模拟，得到一个满足设计要求的PLD编程数据（熔丝图文件.JED），逻辑功能模拟通过后，需将PLD编程数据下载道编程器，编程器将编程数据写入PLD器件。使PLD器件具有设计所要求的逻辑功能。

10.1 PLD的基本结构

包含两个基本部分：

一是逻辑阵列，由与阵列、或阵列和反向器构成，可实现任何组合逻辑。

二是输出单元或宏单元。设计者可以自己组配其输出结构，直接输出就是组合逻辑，通过寄存器输出可以实现时序逻辑。

以“与/或”阵列为基础的包括四种基本类型：

PROM（可编程只读存储器）、PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL（通用可编程阵列逻辑）。它们的区别在于哪个矩阵可编程和输出结构的形式。

PLD器件 “与”阵列 “或”阵列 输出

PROM 固定 可编

PLA 可编 可编

PAL 可编 固定 I/O可编

GAL 可编 固定 宏单元

10.2 PLD的表示方法（符号）

PLD结构与通常的TTL有很大的不同，表示方法也不同。

2CPLD原理及应用-答案第2章

2CPLD原理及应用-答案第2章

1/ 2第2xxFPGA/CPLD结构与应用2-1 OLMC有何功能？说明GAL是怎样实现可编程组合电路与时序电路的。答：OLMC为输出逻辑宏单元，它有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等，为逻辑电路设计提供了极大的灵活性。GAL是在PAL的基础上设计的，与多种PAL器件保持了兼容性。GAL的OLMC中有多个多路选择器，通过不同的选择方式可以产生多种输出结构，分别属于三种模式，一旦确定了某种模式，所有的OLMC都将工作在同一种模式下。三种输出模式如下：(1)寄存器模式。包括寄存器输出结构和寄存器模式组合输出双向口结构。(2)复合模式。包括组合输出双向口结构和组合输出结构。(3)简单模式。包括反馈输入结构，输出反馈结构和输出结构。2-2什么是基于乘积项的可编程逻辑结构？答：任何的组合逻辑函数都可以化为“与-或”表达式，即任何的组合电路，可以用于门-或门二级电路实现。同样，任何时序电路都可由组合电路加上存储元件（存储器、触发器、RAM）构成。基于这种原理，人们提出了一种由可编程的或阵列和与阵列组成的电路结构，即乘积项逻辑可编程结构。2-4与传统的测试技术相比，边界扫描技术有何优点？答：集成工艺的发展使传统测试方法面临着越来越大的困难，边界扫描技术正是为了解决这些困难而出现的一种完整的、标准化的可测试性设计方法，它提2/ 2供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的调试。设计人员使用BST（Board Scan Test，边界扫描测试）规范测试引脚连接时，再也不必使用物理探针了，甚至可在器件正常工作时捕获功能数据。器件的边界扫描单元能够从逻辑跟踪引脚信号，或是从引脚或器件核心逻辑信号中捕获数据。强行加入的测试数据串行地移入边界扫描单元，捕获的数据串行移出并在器件外部同预期的结果进行比较。该方法提供了一个串行扫描路径，它能捕获器件核心逻辑的内容，或者测试遵守IEEE规范的器件之间的引脚连接情况。2-5解释编程与配置这两个概念答：把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA或CPLD下载，以便进行硬件调试和验证。通常，将对CPLD的下载称为编程，对FPGA中的SRAM进行直接下载的方式称为配置，但对于反熔丝结构和Flash结构的FPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。编程在掉电后信息能够保存，配置在掉电后信息丢失，下次上电后，还需要重新载入编程信息。