第三章 集成逻辑门(最新)

输出端接地
JHR
（2）TTLOC门电路形式
新标准符号
JHR
（3）OC门的工作原理
JHR
OC门也具有与非逻辑功能，只是它的输出端必须外 接上拉电阻RP及外接电源EP。
◆当输入A、B、C全高电平（3.6V）时，三极管 T2、T3均饱和导通，输出端L为低电平（0.3V）。 ◆◆当输入A、B、C中有低电平（0.3V）时，T1 管特殊深饱和， VC1＝0.3＋0.1＝0.4V，三极管T2、T3均截止， 输出端L为高电平EP。
T3管饱和导通时，T4和D截止；T3管截止时， T4、D导通，
JHR
使整个电路输出阻抗降低，既可提高电路的负载 能力，又可改善输出电压波形，使工作速度提高。
（3）中间倒相级：T2三极管的集电和发射极输出
倒相电压（即电压升降互反），以满足输出级互
补工作的要求。该级电路对门的负载能力及工作
速度均有较大影响。 二、功能分析 1.输入全接高电平（3.6V）或悬空 TTL与非门的工作状态如图等效电路。
第三章
集成逻辑门电路
本章讲授主要内容：
1.集成逻辑门的分类，重点介绍TTL与非门、其 它功能的TTL集成门电路（非门、或非门、与或非门、 异或门、同或门、OC门、三态门）及其改进电路。
2.国际通用的74系列TTL的分类方法。 3.MOS集成电路中主要介绍NMOS、PMOS、 CMOS的反相器和各种门电路，尤其强调了
据传送出错。 JHR
【例题】利用两OC门与非门G1，G2并联驱动3输
入与非门电路如图所示。为保证电路正常工作，求
RP值。已知：OC门截止时的漏电流IOH＝200μA，
导通时的灌电流为
IOL＝16mA，负载门G3，G4，G5的IIH＝

17
4. 平均延迟时间

晶体管作为开关应用时，存在着 延迟时间td、存储时间ts、上升 时间tr、下降时间t f。在集成门 电路中由于晶体管开关时间的影 响，使得输出和输入之间存在延 迟。即存在导通延迟时间tPHL和 截止延迟时间tPLH 。
t pd
1 (t PHL t PLH ) 2
平均延迟时间大小反映了 TTL门的开关特性，主要说明TTL门的工作速 度。
3
3.1.1 晶体二极管开关特性


通常把电压Vth称为二极管的正向开启电压或门限电压， 也称阈值电压。 一般硅管的门限电压Vth 为0.6 ~ 0.7V；锗管的门限电压 Vth为0.2 ~ 0.3V。通常硅二极管取0.7V，锗二极管取 0.3V。
4
3.1.1晶体二极管开关特性
在数字电路中，二极管可构成与门和或门。

利用三态门还可以实现数据的双向 传输。

如右下图，当三态使能端EN=1时，D0 经门G1反相送到数据总线，门G2呈高 阻态；当三态使能端EN=0时，数据总 线中的DI由门G2反相后输出，而门G1 呈高阻态。
21
3.2.4 其它系列TTL门电路

前面分析的是CT 54/74系列的典型与非门电路，为了提 高工作速度，降低功耗，在CT 54/74系列后又相继研制 生产了CT 54H/74H系列、CT 54S/74S系列、CT 54LS/74LS系列。

11
3.2.1 晶体管–晶体管逻辑门电路（TTL）
DTL与非门
1. 输入级由多发射极晶体管T1和电阻R1构成，实现与逻辑； 2. 中间级由T2和电阻R2、R3组成，从T2的集电极和发射极同时输出 两个相位相反的信号，作为T3和T4输出级的驱动信号； 3. 输出级由T3、D4、T4和R4构成，实现非逻辑。

归纳：当输入A、B、C均为高电平时，输出为低电平 (≈0V)；当A、B、C中至少有一个为低电平时，输出为高电 平(≈3.6V)。输出与输入之间为“与非”逻辑，即
F ABC
第三章 集成门电路与触发器
2. 主要外部特性参数 TTL与非门的主要外部特性参数有输出逻辑电平、开门 电平、关门电平、扇入系数、扇出系数、平均传输时延和空 载功耗等。 (1) 输出高电平VOH ：指至少有一个输入端接低电平时的输出电
端 悬空时，流过接地输入端的电流。
(8) 高电平输入电流IiH：指某一输入端接高电平，而其他输入端接地
时，流入高电平输入端的电流，又称为输入 漏电流。
第三章 集成门电路与触发器
(9) 平均传输延迟时间tpd: 指一个矩形波信号从与非门输入端传到与
非门输出端(反相输出)所延迟的时间。通常 将从输入波上沿中点到输出波下沿中点的 时间延迟称为导通延迟时间tpdL；从输入 波下沿中点到输出波上沿中点的时间延迟 称为截止延迟时间tpdH。
第三章 集成门电路与触发器
双极型集成电路又可进一步可分为： TTL(Transistor Transistor Logic)电路； ECL(Emitter Coupled Logic)电路； I2L(Integrated Injection Logic)电路。 ┊ TTL电路的“性能价格比”最佳，应用最广泛。 MOS集成电路又可进一步分为： PMOS( P-channel Metel Oxide Semiconductor)； NMOS(N-channel Metel Oxide Semiconductor)； CMOS(Complement Metal OxideSemiconductor)。 ┊ CMOS电路应用较普遍，因为它不但适用于通用逻电路 的设计，而且综合性能最好 。

TP管和TN管同时导通。 在电源VDD和地之间建立
起低阻通道，形成较大的 脉冲电流。 不仅增加了CMOS电路的 功耗，而且也成为CMOS 电路的内部干扰源。
22
3. CMOS反相器的输入特性
由于信号从栅极输入， 输入电阻很大，又有一个小的寄生电容， 如果输入端没有保护电路， 输入端可能被静电感应充电至高压， 造成绝缘栅击穿，使器件永久损坏。 为避免造成栅极击穿， 实际的CMOS集成电路的每一个输入端都设有输入保
第3章 集成逻辑门电路
3.1 概述
逻辑门电路(门电路): 用来实现基本逻辑关系的电子电路 集成逻辑门电路: 将若干个逻辑门电路集成在一块半导体材料基片上
1
集成逻辑门电路有两种类型器件：
（1）由三极管组成的双极型集成电路
例如：晶体管-晶体管逻辑电路 （简称TTL：Transistor-Transistor Logic）
和增强型NMOS驱动管（TN） 串联组成
11
TP的开启电压VGS(th)P < 0 TN的开启电压VGS(th)N > 0 电路正常工作的条件： VDD >∣VGS(th)P∣+ VGS(th)N，
且VGS(th)N =∣VGS(th)P∣， TN和TP具有相同的导通电阻
Ron和截止电阻Roff。
12
2．工作原理
当输入为低电平时： TN的VGSN = 0 v < VGS(th)N 管子截止。 TP的∣VGSP ∣= VDD 管子导通， 输出为高电平VOH vO =VOH≈VDD
13
当输入为高电平VDD时
TN的VGSN = VDD >VGS(th)N， 管子导通。 TP的VGSP = 0 v > VGS(th)P 负载管截止。 输出为低电平VOL， vO =VOL≈0 v。