当前位置：文档之家 › 数字电路第3章集成逻辑门电路

数字电路第3章集成逻辑门电路

  • 格式：ppt
  • 大小：898.00 KB
  • 文档页数：57

下载文档原格式

  / 57

合集下载

数字电路讲义 第三章

数字电路讲义 第三章

是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS Complementary Metal-Oxide-Semiconductor TTL 即即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
E
B UBE(sat) iB ≥ IB(sat) E C
三极管 截止状态 等效电路
UCE(sat)
三极管 饱和状态 等效电路
EXIT
逻辑门电路
开关工作的条件
截止条件 uBE ＜ Uth 可靠截止条件为 uBE ≤ 0
VCC U CE(sat) RC VCC RC
饱和条件
iB ＞ IB(Sat)
逻辑门电路
[例] 下图中，已知 ROFF 800 ，RON 3 k，试对应 输入波形定性画出TTL与非门的输出波形。
A 3.6 V 0.3 V
逻辑0 (a)
逻辑1
O Ya t
(b)
解：图(a)中，RI = 300 < ROFF 800 相应输入端相当于输入低电平， O 也即相当于输入逻辑 0 。 Yb 不同因此 TTLY 系列， R R 不同。 ON、 OFF UOH 。 a 输出恒为高电平 图(b)中，RI = 5.1 k > RON 3 k 相应输入端相当于输入高电平， O 也即相当于输入逻辑 1 。 Yb A 1 A 因此，可画出波形如图所示。
0. 3 O
t
EXIT
逻辑门电路
二、三极管的动态开关特性

第三章 逻辑门电路

第三章 逻辑门电路
第三章 逻辑门电路
数字集成电路构成了各种逻辑电路，如各种门电路、编译码器、 触发器、计数器、寄存器等。
CMOS电路相比于TTL，具有功耗低、工作电压范围宽、抗干扰能力强等优点。
最常用的TTL电路是74LS/HC等系列，使用5V的电压逻辑“0”输出电压为小于等于0.2V，逻辑“1”输出电压约为3V。通常CMOS集成电路工作电压范围为3-18V，所以不必像TTL电路那样，要用正好的5V电压。CMOS集成电压的输入电阻很高，这意味着驱动CMOS集成电路时，所消耗的驱动功率几乎可以不计。同时CMOS集成电路的耗电也非常的省，用CMOS集成电路制作的电子产品，通常都可以用于干电池供电通常用于生产RAM和交换应用系统，在计算机领域里通常指保存计算机基本启动信息(如日期、时间、启动设置等)的ROM芯片。BiCMOS成为射频电路中用得最多的工艺技术。它结合双极性集成电路BJT的高速性能和高驱动能力，以及CMOS的高密度，低功耗和低成本等优点，既可用于数字集集成电路，也可用于模拟集成电路。
延时功耗积
扇入与扇出数
扇入数：取决于逻辑门的输入端的个数。
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。
扇出数的计算分两种情况: (a)拉电流和(b)灌电流
（a）带拉电流负载（高电平输出）
高电平扇出数:
（b）带灌电流负载（低电平输出）
特别要说明的是，源极在MOSFET里的意思是“提供多数载子的来源”。对NMOS而言，多数载流子是电子；对PMOS而言，多数载流子是电洞（空穴）。相对的，汲极（集电极）就是接受多数载流子的端点。
N沟道增强型MOSFET
结构（N沟道）
P沟道MOSFET
JFET的结构和工作原理
输入端的数目越多，则串联的管子也越多；

数字电路第三章习题与答案

数字电路第三章习题与答案

第三章集成逻辑门电路一、选择题1. 三态门输出高阻状态时，（）是正确的说法。

A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有（）。

A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有（）。

A.TSL门B.OC门C. 漏极开路门D.CMOS与非门4．逻辑表达式Y=AB可以用（）实现。

A.正或门B.正非门C.正与门D.负或门5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。

A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地6．对于TTL与非门闲置输入端的处理，可以（）。

A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。

A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF8．三极管作为开关使用时，要提高开关速度，可( )。

A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。

A.微功耗B.高速度C.高抗干扰能力D.电源范围宽10．与CT4000系列相对应的国际通用标准型号为（）。

A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。

F 对开关A、B、C的逻辑函数表达式（）。

F1F 2(a)(b)Ａ．C AB F =1 )(2B A C F += Ｂ．C AB F =1 )(2B A C F +=Ｃ． C B A F =2 )(2B A C F += 12．某TTL 反相器的主要参数为IIH ＝20μA ；IIL ＝1.4ｍA ；IOH ＝400μA ；水IOL ＝14ｍA ，带同样的门数（ ）。

数字逻辑第3章 门电路

数字逻辑第3章 门电路

逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路

数字电路教案-阎石-第三章-逻辑门电路

数字电路教案-阎石-第三章-逻辑门电路

第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。

简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。

本课程采用正逻辑。

获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。

一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。

3。

2 分立元件门电路3。

3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。

3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。

3V4。

3V4.3V截止截止截止导通导通截止导通导通3。

2.4三极管非门3。

2。

5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。

因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。

构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。

数字模拟电路---第三章 逻辑门电路(1)

数字模拟电路---第三章 逻辑门电路(1)

路。

简称门电路。

5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列　①输出高电平UOH 和输出低电平UOL 。

　•输出高电平U OH：至少有一个输入端接低电平时的输出电平。

•输出低电平U OL：输入全为高电平时的输出电平。

• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。

一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。

　二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。

　开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。

通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。

　关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。

通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。

5). 扇入系数Ni和扇出系数N O　是指与非门的输入端数目。

扇入系数Ni是指与非门输出端连接同类门的个数。

反扇出系数NO映了与非门的带负载能力。

6）输入短路电流I IS 。

　当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。

7）8）平均功耗P　指在空载条件下工作时所消耗的电功率。

三、TTL门电路的改进　74LS系列　性能比较好的门电路应该是工作速度既快，功耗又小的门电路。

因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。

74LS系列又称低功耗肖特基系列。

74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。

数字电子技术 第三章 组合逻辑电路


2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。

数电第三章门电路

15
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB

数字电子技术基础第三章逻辑门电路

ts 的大小是影响三极管速度的最主要因素，要提高三极 管的开关速度就要设法缩短ton与toff ，特别是要缩短ts 。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路

电子技术 数字电路 第3章 组合逻辑电路


是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

输出端接地
JHR
（2）TTLOC门电路形式
新标准符号
JHR
（3）OC门的工作原理
JHR
OC门也具有与非逻辑功能，只是它的输出端必须外 接上拉电阻RP及外接电源EP。
◆当输入A、B、C全高电平（3.6V）时，三极管 T2、T3均饱和导通，输出端L为低电平（0.3V）。 ◆◆当输入A、B、C中有低电平（0.3V）时，T1 管特殊深饱和， VC1＝0.3＋0.1＝0.4V，三极管T2、T3均截止， 输出端L为高电平EP。
T3管饱和导通时，T4和D截止；T3管截止时， T4、D导通，
JHR
使整个电路输出阻抗降低，既可提高电路的负载 能力，又可改善输出电压波形，使工作速度提高。
（3）中间倒相级：T2三极管的集电和发射极输出
倒相电压（即电压升降互反），以满足输出级互
补工作的要求。该级电路对门的负载能力及工作
速度均有较大影响。 二、功能分析 1.输入全接高电平（3.6V）或悬空 TTL与非门的工作状态如图等效电路。
第三章
集成逻辑门电路
本章讲授主要内容：
1.集成逻辑门的分类，重点介绍TTL与非门、其 它功能的TTL集成门电路（非门、或非门、与或非门、 异或门、同或门、OC门、三态门）及其改进电路。
2.国际通用的74系列TTL的分类方法。 3.MOS集成电路中主要介绍NMOS、PMOS、 CMOS的反相器和各种门电路，尤其强调了
据传送出错。 JHR
【例题】利用两OC门与非门G1，G2并联驱动3输
入与非门电路如图所示。为保证电路正常工作，求
RP值。已知：OC门截止时的漏电流IOH＝200μA，
导通时的灌电流为
IOL＝16mA，负载门G3，G4，G5的IIH＝
40μA，IIS＝1mA，VIHmin＝2.7V，VILmax＝ 0.5V，VCC＝5V。
这是TTL的高速型肖特基系列。在该系列中， 采用了抗饱和肖特基二极管，速度较高，但品种较 少。 4.74LS－系列
这是当前TTL类型中的主要产品系列。品种和 生产厂家都非常多。
性能价格比比较高，目前在中小规模电路中应用 非常普遍。
JHR
5.74ALS－系列
这是“先进的低功耗肖特基”系列。属于74LS －系列的后继产品，速度（典型值为4ns）、功耗 （典型值为1mW）等都有较大的改进，但价格比 较高。 6.74AS－系列 这是74S－系列的后继产品，尤其速度（典型 值为1.5ns）有明显的提高，又称“先进超高速肖特 基”系列。 总之，TTL系列产品向着低功耗、高速度方向 发展。其主要特点为：
ቤተ መጻሕፍቲ ባይዱ
①当控制端E/D＝“0”时，T6三极管截止，T5、 T6、D2构成的电路对由T1、T2、T3、T4、D1构成的 基本TTL与非门无影响，因此输出
L AB
该门电路处于工作态；
JHR
②当控制端E/D＝“1”时，T6饱和导通，VC6＝0.3V， 相当于在基本与非门一个输入端加上低电平，因此
T2、T3管截止，同时D2管导通，使T2集电极电位VC2
该电路解为三个部分：输入级、中间倒相级、输出 级。
（1）输入级：由多发射极三极管T1和电阻R1构 成。其等效电路如图所示。T1管有两个作用： ●实现逻辑“与”的功能；
●T1管由饱和变为截止的过程中，其基区存储 电荷，可通过T1管的
集电极电流iC加速消散，使电路工作速度有 较大的提高。
JHR
（2）输出级：三极管T4、二极管D和三极管T3构成 推拉式输出电路。
JHR
◆不同系列同型号器件管脚排列完全兼容。
◆参数稳定，使用可靠。
◆噪声容限高达数百毫伏。
◆输入端一般有钳位二极管，减少了反射干扰的 影响。输出电阻低，带容性能力强。 ◆采用＋5V电源供电。
二、电路组成
1.典型的TTL与非门电路结构
JHR
输入级
输出级
中间倒相级
JHR
输入级
输出级
中间倒相级
JHR
JHR
例题图
JHR
［解］当两个OC门均输出高电平时，电阻RP上的压 降最小，流过它的电流IL也最小，为OC门漏电流与 下一级门漏电流的和。如图（a）所示。
JHR
所以有：
IL＝2IOH＋3×3IIH＝2×0.2mA＋3×3×0.04mA ＝0.76mA 为满足OC门输出（即负载门输入）高电平VIHmin ＝2.7V，
346Ω≤RP≤3.03kΩ
JHR
2.三态输出门（TS门）
TS门是Three State Gate的缩写，它也是计算机 中广泛使用的特殊门电路。
三态门在工作状态下，输出可为逻辑“1”和逻辑 “0”。在禁止态下，输出高阻抗表示输出端悬浮， 此时该门电路与其它门电路无关。
JHR
（1）电路形式
JHR
控制端 新标准符号 （2）工作原理
应使： 所以
I L RP max VCC VIH min
VCC VIH min 5 2.7 RP max 103 3.03k IL 0.76
JHR
当OC门G1输出低电平，OC门G2输出高电平时，每 个负载门的IIS都将灌入输出为低电平的OC门G1， 如图（b）所示。
JHR
1964－1965年，中国也研制成功了DTL电路。 1962年，美国德克萨斯公司首创5400系列中速 晶体管－晶体管（简称TTL电路），随后又生产 了供民用的7400系列中速TTL电路。 1965－1966年，中国也开始生产TTL电路。
JHR
一、常用TTL门电路芯片 VCC
TL7400四个两输入与 非门集成电路T
JHR
其定义如下：
VON－开门电平，当输出电压V0＝VL时，所对应 的输入电压VI的最小值为逻辑门的开门电平。 VOFF－关门电平，当输出电压VO＝0.9VH时，所对 应的输入电压VI的最大值称为逻辑门的关门电压。
一般产品的值：
VON＝0.3V VOFF＝0.8V
VNL－输入低电平时的噪声容限
VNL＝VOFF－VIL＝VOFF－VL
毫安级以下，因此R2上的压降可忽略，输出电压为：
V0H＝VCC－VBE4－VD＝5－0.7－0.7＝3.6V 电平） 由上述分析可知TTL电路 输入输出电位关系为：
“全高出低，有低出高” Z A 按照正逻辑关系称为“全1B C 出0，有0出1”，因此其逻 辑表达式为
Z A B C
JHR
所以
IL＝IOL－3IIS＝16mA－3×1mA＝13mA
为满足OC门输出（即负载门输入）低电平VILmax ＝0.5V，应使：
I L RP min VCC VIL max
VCC VIL max 5 0.5 RP min 103 346 IL 13
电阻RP的取值应满足： 即 RPmin≤RP≤RLmax
JHR
JHR
二、TTL数字集成电路的分类与特点 1.74－系列
这是时期的产品，现仍在使用，但正逐渐被
淘汰。
2.74H－系列
这是74－系列的改进型，属于高速TTL产品。 其“与非门”的平均传输时间达10ns左右，但电路 的 静态功耗较大，目前该系列产品使用越来越少，
JHR 逐渐被淘汰。
3.74S－系列
扇出数NO是一个门电路的输出端所能连接的 下一级门电路输入端的个数。（也称负载能力）， 一般门电路为8。功率驱动门也可达25。
JHR
JHR
第三节
其他功能的TTL门电路
1960年，美国三家大公司－－德克萨公司、仙 童公司和西渥公司都研制成电阻－晶体管逻辑电 路（简称RTL电路）。 1962年，美国西格尼蒂克斯公司研制出了性能 比RTL电路更优良的二极管－晶体管逻辑电路 （简称DTL电路） 1964年，美国仙童公司设计出比西格尼蒂克斯 公司的产品抗干扰性能更为优越的930系列DTL 电路。
因此仍有“全高出低，有低出高”的输入、输出 关系，是一个正逻辑的与非门。
JHR
（4）OC门的应用
OC门在计算机中应用很广，主要用来实现 “线与”逻辑、逻辑电平的转换及总线传输。 1）实现“线与”逻辑
JHR
2）实现逻辑电平的转换，可作为接口电路
VH＝3.6V
VL＝0.3V
JHR
VL＝0.3V VH＝10V COMS反相器
箝位在1V。即
VC2＝VCE6＋VD2＝0.3＋0.7＝1V
使T4、D1无导通的可能。此时的L处于高阻悬浮 状态，称三态门的禁止态。
JHR
三态门与非门真值表
JHR
在三态门逻辑符号中，应注意：
E/D＝“1” 高阻态
E/D＝“0” 高阻态 E/D＝“1”
E/D＝“0” 高阻态 E/D＝“1”
JHR
GND
VCC
NC
TTL7420两个四输入 与非门集成电路
JHR
GND
VCC
GND 7404六反相器非门
JHR
二、两种特殊的门电路 1.集电极开路与非门（OC门） OC门是（Open Collector Gate）缩写，它是 种计算机常用的特殊门。 大 电 流
大 电 流 输出端 与电源 短接
JHR
电源VCC通过R1和T1的集电结向三极管T2和T3提 供基极电流，在参数设计上使T2和T3管能饱和导通。 因此T2管集电极电位VC2为： VC2＝VBE3＋VCE2＝0.7＋0.3＝1V
三极管T4和D必然是截止的，Z输出低电平VL＝ 0.3V。 此时，T1管基极电位为 VB1＝VBC1＋VBE2＋VBE3＝0.7＋0.7＋0.3＝2.1V T1管的发射极电压
TTLOC门
继电接触器
驱动感性负载的
接口电路
JHR
驱动发光二极管的
接口电路
3）实现“总线”（BUS）传输
总线 BUS