专用集成电路设计

 专用集成电路的类型及特点

分为三类:1全定制（Full Custom）全定制ASIC芯片的各层掩模都是按特定电路功能专门制造的. 2半定制（Semi-Custom）半定制ASIC芯片的单元电路是用预制的门阵（Gate Array）做成的，只有芯片的金属连线是按电路功能专门设计制造的。一般称为MPGA，即：掩模可编程门阵。3可编程 (Programable )单元电路、金属连线和I/O引脚都是可编程的ASIC。

 可编程ASIC主要包括两大类：l CPLD（Complex programmable logic device）：复杂可编程逻辑器件。l FPGA（Field programmable Gate Array）：现场可编程门阵列。

 集成电路设计和制造过程

设计过程

1制定规范(SPEC)2系统设计(System Design)3电路设计(Circuit Design)4版图设计(Layout Design)

制造过程

1制版 2掩膜版制造(MASK)3流片(Fab) 4光刻、生长、扩散、掺杂、金属化,蒸铝等产生Pn结、NPN结构、MOS 电阻、电容等5 测试(Testing) 以Spec和Test Vector 为标准检测制造出的芯片是否满足设计要求6封装(Packaging) 7磨片划片(Sawing) 8键合(Wire Bonding) 9包封(Packaging)形式：DIP, QFP,PLCC,PGA,BGA,FCPGA等

 专用集成电路预测与发展 SOC (System on a chip)

1 工艺(Process)由0.35um,0.25um,0.18um进入0.13um,0.10um即高速,低压,低功耗

2 EDA设计工具与设计方法必须变革以适应深亚微米工艺的发展 (如 Single Pass , Physical Synthesis 等)

3 可编程器件向更高密度,更大规模和更广泛的领域发展(如Mixed Signal )

萋　鞴蓥　第２５卷第３期　

基于Ａｓｔｒｏ的ＭＩＣ总线控制器专用集成电路后端设计　

陈洁王丽丽　

（中国兵器工业第２１４研究所蚌埠２３３０４２）　

摘要本文介绍了采用当前ＡＳＩＣ设计领域内流行的后端布局布线工具一Ａｓｔｒｏ，进行ＭＩＣ总线　

控制器远程模块专用集成电路的设计过程。　

关键词Ａｓｔｒｏ自动布局布线工具时钟树综合（ＣＴＳ）布局（Ｆｌｏｏｒｐｌａｎ）布线（Ｐｌａｃｅｍｅｎｔ）　

１　引　言　

随着集成电路设计技术和制造工艺的不断发　

展，市场需求的不断增加，人们对芯片的功能、性　

能、功耗、价格等的要求越来越高，对芯片设计周　

期的要求越来越短。然而面对越来越先进的制造　

工艺，如０．１８　，０．１３　，９０ｎｍ，６５ｎｍ，设计人员　

面对的是越来越艰巨的挑战一—上市时间的急切　

要求，面积优化，时序收敛，功耗，ＩＲ　Ｄｒｏｐ，串扰，　

信号完整性，天线效应，ＥＳＤ……如何在规定的时　

间里完成复杂的版图设计已经成为越来越多的设　

计人员经常要面对的问题。由此出现了很多的自　

动布局布线工具，例如Ｃａｄｅｎｃｅ公司的ｓＥ设计工　

具以及Ｓｙｎｏｐｓｙｓ公司的Ａｓｔｒｏ设计工具。中国有　

一句古语：“工欲善其事，必先利其器。”工具的选　

择对于成功来说非常重要。好的开始是成功的一　

半。选对了工具，就相当于成功了一半。那么成　

功的另一半呢？就是好的方法，也就是充分利用　

工具。这也是我们在设计中的一点体会。本文介　

绍的是使用Ａｓｔｒｏ自动布局布线工具，完成ＭＩＣ　

总线控制器远程模块专用集成电路的设计实例。　

２　ＭＩＣ总线控制器远程模块专用集　

成电路　

ＭＩＣ总线控制器远程模块专用集成电路是一　种简单、可靠的时间分割多路传输串行数据总线，　

主要用于军用车辆等系统中的数据管理与控制。　

总线控制器控制总线的所有活动：包括消息的接　

收、发送、存储、格式转换、奇偶校验、通信协议的　

解释等。ＭＩＣ总线控制器专用集成电路的工作电　

压为４．５Ｖ一５．５Ｖ，工作频率达到２４ＭＨｚ，电路功　

高级asic芯片综合

ASIC芯片（Application-Specific Integrated Circuit，即专用集成电路）是一种按照特定应用需求设计和制造的定制化集成电路，可以完成特定的功能。与通用集成电路不同，ASIC芯片在设计和制造过程中需要考虑特定应用的要求，因此具有高性能、低功耗和低成本等优势。本文将详细介绍高级ASIC芯片的综合。

一、ASIC芯片综合的基本概念

ASIC芯片的综合是指将高级硬件设计语言（HDL）描述的ASIC设计转化为实际的物理电路结构的过程。综合过程中需要完成逻辑综合、优化、时序约束等多个步骤，最终生成包含门级电路、布线约束等信息的逻辑电路表述。

二、ASIC芯片综合的流程

1. 逻辑综合：将HDL描述转化为逻辑电路表示，将每个模块的功能、输入输出关系等进行转化和组织。

2. 优化：对逻辑电路进行优化，包括资源利用率优化、功耗优化等。通过逻辑优化可以减少芯片的面积、提高性能和降低功耗。

3. 时序约束：确定电路的时序约束，包括时钟分频、时钟延迟等。时序约束对于电路的性能和可靠性都有重要影响。

4. 静态时序分析：对电路进行时序分析，判断是否满足时序约束要求，如果不满足则需要对电路进行调整。

5. 门级综合：将逻辑电路转化为只包含基本逻辑门的电路，生成门级电路表述。

6. 布局布线：设计电路的物理布局和布线，将门级电路转化为完整的电路结构。

7. 物理验证：对布局布线结果进行物理验证，判断布线结果是否满足电路的性能和可靠性要求。

8. 后仿真：对综合后的电路进行仿真验证，验证电路的功能和性能是否满足设计要求。

三、ASIC芯片综合的关键技术

1. 优化技术：通过逻辑优化、综合算法等手段，提高电路的性能和资源利用率。优化技术可以减少电路的面积、功耗等，提高芯片的性能。

2. 时序约束技术：通过合理设置时序约束，保证电路的性能和可靠性。时序约束技术需要考虑电路的时钟、时钟分频、时钟延迟等因素，对电路的时序分析和时序优化具有重要作用。

芯片行业英文术语

以下是一些芯片行业常见的英文术语：

1. ASIC：Application-Specific Integrated Circuit，专用集成电路。

2. FPGA：Field-Programmable Gate Array，现场可编程门阵列。

3. CPU：Central Processing Unit，中央处理器。

4. GPU：Graphics Processing Unit，图形处理器。

5. DSP：Digital Signal Processor，数字信号处理器。

6. NPU：Neural Processing Unit，神经网络处理器。

7. ROM：Read-Only Memory，只读存储器。

8. RAM：Random-Access Memory，随机存取存储器。

9. Flash Memory：闪存。

10. EEPROM：Electrically Erasable Programmable Read-Only Memory，电可擦除可编程只读存储器。

11. BIST：Built-In Self-Test，内置自测。

12. CAD：Computer-Aided Design，计算机辅助设计。

13. CMOS：Complementary Metal-Oxide Semiconductor，互补金属氧化物半导体。

14. DRAM：Dynamic Random-Access Memory，动态随机存取存储器。

15. VLSI：Very Large Scale Integration，超大规模集成电路。

16. IC：Integrated Circuit，集成电路。

17. IGBT：Insulated Gate Bipolar Transistor，绝缘栅双极晶体管。

18. MCU：Microcontroller Unit，微控制器单元。

19. MPU：Microprocessor Unit，微处理器单元。