当前位置：文档之家 › 第4-5章--触发器-时序逻辑电路习题答案...

第4-5章--触发器-时序逻辑电路习题答案...

  • 格式：doc
  • 大小：2.44 MB
  • 文档页数：8

第4章 触发器 4.3 若在图4.5电路中的CP、S、R输入端，加入如图4.27所示波形的信号，试画出其 Q和Q端波形，设初态Q=0。

SR

CP

图4.27 题4.3图 解：图4.5电路为同步RS触发器，分析作图如下：

SR

CP

Q 4.5 设图4.28中各触发器的初始状态皆为Q=0，画出在CP脉冲连续作用下个各触发器输出端的波形图。

Q11J1C11KCP●Q3

＞1CP1TC1

1J

C11KCP

Q2●

＞

＞1DC1CPQ

61JC11K＞●Q

4

CPCP

1S

1RQ

5

C1●

●

CP 图4.28 题4.5图 解： QQnn111 QQnn212 QQnn313

QQnn414 QQnn515 QQnn616 Q1

CP

Q2

Q3

Q4

Q5

Q6

4.6 试写出 图4.29(a)中各触发器的次态函数（即Q1 n+1 、 Q2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b）给定信号的作用下Q1 、Q2的波形。假定各触发器的初始状态均为Q=0。

Q1

&

≥1CPA

B1S

C11R＞

CP＞1DC1

=1A

B

Q1

Q2

Q2

(a)

BA(b) 图4.29 题4.6图 解：由图可见：

QBAABQnn111)( BAQn12

BAQ2

Q1

4.7 图4.30（a）、（b）分别示出了触发器和逻辑门构成的脉冲分频电路，CP脉冲如图4.30（c）所示，设各触发器的初始状态均为0。 （1）试画出图（a）中的Q1、Q2和F的波形。 （2）试画出图（b）中的Q3、Q4和Y的波形。 ≥1 11D＞C1

1D＞C1CP

Y

（b）（c）CP

=1＞1D＞1DRC1

Q1

Q2

FCP

（a）

C1QQQ4

Q3Q

Q

图4.30 题4.7图 解： （a） QQnn211 QQnn112 QF1CP R2 = Q1 低电平有效

CPQ1

Q2

F

（b） QQQnnn4313 QQQnnn4314 QQYnn43 CP3= CP 上降沿触发 CP4= CP下降沿触发 CP

Q3

Q4

Y

4.8 电路如图4.31所示，设各触发器的初始状态均为0。已知CP和A的波形，试分别画出Q1、Q2的波形。 ＞1J＞1J1KC1

CPC1

QQ=1Q2Q

1

1K

A1

ACP 图4.31 题4.8图 解：由图可见

QQnn111 QQAQnnn2112

ACP

Q1

Q2

4.9 电路如图4.32所示，设各触发器的初始状态均为0。已知CP1、CP2的波形如图示，试分别画出Q1、Q2的波形。

1D＞C1

1D＞C1CP1

Q2

QQ1

R

1R

Q1

CP2

QCP1

CP2

图4.32 题4.9图 解： 111Qn 112Qn QRD21 QRD12 CP1

CP2

Q1

Q2

第5章 时序逻辑电路 5.1 分析图5.39时序电路的逻辑功能，写出电路的驱动方程、状态方程，设各触发器的初始状态为0，画出电路的状态转换图，说明电路能否自启动。

FF0FF1

1J C11K1JC11K1JC11K

●●

CP1●

FF2

Q0

Q

1

Q2

●

图5.39 题5.1图 解： 驱动方程：J0=K0=1, J1=K1=Q0, J2=K2=Q0Q1

状态方程：QQnn010，QQQQQnnnnn101011，QQQQQQQnnnnnnn21021012 状态转换图：

110111101

011010001000

Q0Q2Q

1

100 功能：同步三位二进制加法计数器，可自启动 。

5.5 用JK触发器和门电路设计满足图5.43所示要求的两相脉冲发生电路。

图5.43 题5.5图 解: 分析所给波形，可分为4个状态，00、01、11、01、00，由于有2个状态相同但次态不同，在实现途径上采用设计一个4进制计数器，再通过译码实现。计数器采用同步二进制加法计数器，其状态方程如下： QQnn010 QQQQQnnn101011

采用JK触发器，把上述状态方程与其特性方程比较系数，可见J0=K0=1，J1=K1= Q0，设计电路如下：

11JC11K

1JC11KFF1FF

0CP

1Q0

Q1

>1

&Y0

Y1

分析图示电路，可得其工作波形如下所示，可见满足题目要求。 CPQ0

Q1

Y0

Y1

5.6 试用双向移位寄存器74194构成6位扭环计数器。

解：作状态转换图如下：

用74194实现，首先扩展成8位移位寄存器；其次反馈形成扭环形计数器；解决启动的方法可采用清零或者置数法。此处采用清零法。 5.7 由74290构成的计数器如图5.44所示，分析它们各为几进制计数器。

图5.44 题5.7图 解：CP1=CP, S91= S92=0，R01= R02= Q3。电路的基本连接形式是5进制计数器，采用反馈清零法形成4进制计数器。其状态转换图如下：

CP1=CP, S91= S92=0，R01= Q1 ，R02= Q2。电路的基本连接形式是5进制计数器，采用反馈清零法形成3进制计数器。其状态转换图如下：

CP0=CP, CP1= Q0，S91= S92=0，R01=R02= Q3。电路的基本连接形式是10进制计数器，采用反馈清零法形成8进制计数器。其状态转换图如下：

CP0=CP, CP1= Q0，S91= S92=0，R01= Q0，R02= Q3。电路的基本连接形式是10进制计数器，采用反馈清零法形成9进制计数器。其状态转换图如下：

5.8 试画出图5.45所示电路的完整状态换图。 图5.45 题5.8图 解：EP=ET= 1，RD=1，LD= Q2，DCBA= Q3100。电路采用反馈置数法，且2次所置的数不同。采用反馈置数法形成10进制计数器。其状态转换图如下： 试用74161设计一个计数器，其计数状态为0111～1111。 解: 作状态转换图，并作电路图如下:

5.10 试分析图5.46所示电路，画出它的状态图，说明它是几进制计数器。 图5.46 题5.10图 解: 分析图示电路，可见采用反馈清零法实现10进制计数器，其状态转换图如下:

5.11 试用74160构成二十四进制计数器，要求采用两种不同的方法。 解：74160为同步10进制加法计数器，功能表及管脚与74161相同。实现24进制计数器的途径是：先用2片74160扩展为100进制计数器，然后采用反馈清零法或者反馈置数法实现24进制计数器。

反馈清零法：LD=1， 反馈置数法：RD=1， DCBA=0000 讨论： 也可用74160分别实现4进制和6进制计数器，然后级联；或者分别实现3进制和8进制计数器，然后级联。 5.12 试设计一个能产生011100111001110的序列脉冲发生器。 解：采用计数器 ＋ 数据选择器的实现途径。按题意应有一个15进制计数器和一个16选1数据选择器。计数器采用74161通过反馈置数法实现，数据选择器采用2片74151扩展构成。电路图如下：

5.13 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表5.14规定的顺序转换状态。表中的1表示灯“亮”，0表示灯“灭”。

解：分析题目要求，方案一 可用8进制计数器和3个数据选择器实现；方案二 用计数器和门电路实现。此处采用方案二设计电路如下。

5.14 试用JK触发器和与非门设计一个11进制加计数器。 解：作状态转换表如下：

K0=1

5.15 试用JK触发器（具有异步清零功能）和门电路采用反馈清零法设计一个9进制计数器。 解：依据题意，先用4个JK触发器组成4位二进制计数器，然后利用反馈清零法

合集下载

时序逻辑电路习题与答案

时序逻辑电路习题与答案

第12章时序逻辑电路自测题一、填空题1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。

2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。

3．用来累计和寄存输入脉冲个数的电路称为。

4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。

、5．、寄存器的作用是用于、、数码指令等信息。

6．按计数过程中数值的增减来分，可将计数器分为为、和三种。

二、选择题1．如题图12.1所示电路为某寄存器的一位，该寄存器为。

A、单拍接收数码寄存器；B、双拍接收数码寄存器；C、单向移位寄存器；D、双向移位寄存器。

2．下列电路不属于时序逻辑电路的是。

A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。

3．下列逻辑电路不具有记忆功能的是。

A、译码器；B、RS触发器；C、寄存器；D、计数器。

4．时序逻辑电路特点中，下列叙述正确的是。

A、电路任一时刻的输出只与当时输入信号有关；B、电路任一时刻的输出只与电路原来状态有关；C、电路任一时刻的输出与输入信号和电路原来状态均有关；D、电路任一时刻的输出与输入信号和电路原来状态均无关。

5．具有记忆功能的逻辑电路是。

A、加法器；B、显示器；C、译码器；D、计数器。

6．数码寄存器采用的输入输出方式为。

A、并行输入、并行输出；B、串行输入、串行输出；C、并行输入、串行输出；D、并行输出、串行输入。

三、判断下面说法是否正确，用“√"或“×"表示在括号1．寄存器具有存储数码和信号的功能。

( )2．构成计数电路的器件必须有记忆能力。

( )3．移位寄存器只能串行输出。

( )4．移位寄存器就是数码寄存器，它们没有区别。

( )5．同步时序电路的工作速度高于异步时序电路。

( )6．移位寄存器有接收、暂存、清除和数码移位等作用。

（）思考与练习题时序逻辑电路的特点是什么?时序逻辑电路与组合电路有何区别?在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?题图12.2所示移位寄存器的初始状态为111，画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。

数字逻辑设计习题参考答案(第5章)

数字逻辑设计习题参考答案(第5章)

第5章锁存器与触发器5—1 图5.1（a）是由与非门构成的基本R-S触发器，试画出在图（b）中所示输入信号的作用下的输出波形。

dRdSQQ图 5.1（a）图 5.1（b）最后一个时刻R、S端同时由0变成1，其状态不确定，假设R先来高电平则Q为高5—2 分析图5.2所示电路，列出特性表，写出特性方程，说明其逻辑功能。

CP D Q n Q n+10 ×0 0 保持0 × 1 11 0 ×0 置数1 1 × 1特性方程为Q n+1=D 为同步（CP高电平）D触发器5—3 由CMOS门构成的电路如图5.3（a）所示，请回答：（1）0=C时该电路属于组合电路还是时序电路？1=C时呢？（2）分别写出输出Q的表达式；（3）已知输入A，B，C的波形如图5.3（b），请画出对应的输出Q的波形。

图5.2Q图5.3（a）ABCQ图5.3（b）答： 1） 0=C 时该电路属于组合电路（输出反馈截止）1时为时序电路。

2）C=0时 B A Q +=C=1时 n n n Q B Q B Q⋅=+=+15—4 已知CP 和D 的波形如图4.4所示，试对应画出习题5—2中电路的输出1Q 以及D 触发器（上升沿触发）的输出2Q 的波形。

（1Q 2Q 的初始状态为“0”5—5 今有两个TTL J-K 触发器，一个是主从触发方式，另一个是下降沿触发，已知两者的输入波形均如图5.5所示，试分别画出两个触发器的输出波形。

初始状态均为“0”。

对于主从JK 触发器，由于在CP 为1的全部时间内主触发器都可以接收输入信号，所以在CP 为1的期间输入信号发生变化后，CP 下降沿到达时从触发器的状态不一定按此刻输入信号的状态来确定，而必须考虑整个CP 为1期间内输入信号的变化过程才能确定触发器DQ QCPJQ Q 主从边沿A B C Q 图5.3（b）D Q Q的状态。

主从JK 触发器在Q 为0时主触发器只能接收置1输入信号，Q 为1时只能接收置0信号。

第4章 集触发器学习指导

第4章 集触发器学习指导

例4.10电路如图4.10所示， 的电路是哪一些电路。
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1， ＝0是一个稳定状态，称为1态； ＝0， ＝1是另一个稳定状态，称为0态；
其他情况如 ＝ ＝0或 ＝ ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、 、 、J、K端的电压波形如图P4.3所示，试画出Q、 端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。
电子技术习题解答第章触发器和时序逻辑电路及其应用习题解答

电子技术习题解答第章触发器和时序逻辑电路及其应用习题解答

第8章 触发器和时序逻辑电路及其应用习题解答8.1 已知基本RS 触发器的两输入端D S 和D R 的波形如图8-33所示，试画出当基本RS 触发器初始状态分别为0和1两种情况下，输出端Ｑ的波形图。

图8-33 习题8.1图解：根据基本RS 触发器的真值表可得：初始状态为0和1两种情况下，Ｑ的输出波形分别如下图所示：习题8.1输出端Ｑ的波形图8.2 已知同步RS 触发器的初态为0，当S 、R 和CP 的波形如图8-34所示时，试画出输出端Ｑ的波形图。

图8-34 题8.2图解：根据同步RS 触发器的真值表可得：初始状态为0时，Ｑ的输出波形分别如下图所示：习题8.2输出端Ｑ的波形图8.3 已知主从JK触发器的输入端CP、J和K的波形如图8-35所示，试画出触发器初始状态分别为0时，输出端Ｑ的波形图。

图8-35 习题8.3图解：根据主从JK触发器的真值表可得：初始状态为0情况下，Ｑ的输出波形分别如下图所示：习题8.3输出端Ｑ的波形图8.4 已知各触发器和它的输入脉冲CP的波形如图8-36所示，当各触发器初始状态均为1时，试画出各触发器输出Ｑ端和Q端的波形。

图8-36 习题8.4图解：根据逻辑图及触发器的真值表或特性方程，且将驱动方程代入特性方程可得状态方程。

即：（a ）J ＝K ＝1；Ｑn ＋1＝n Ｑ，上升沿触发 （ｂ）J ＝K ＝1；Ｑn ＋1＝n Ｑ， 下降沿触发 （ｃ）K ＝0，J ＝1；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝1，上升沿触发 （ｄ）K ＝1，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０·Ｑn ＝n Ｑ，上升沿触发 （ｅ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，上升沿触发 （ｆ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，下降沿触发， 再根据边沿触发器的触发翻转时刻，可得当初始状态为1时，各个电路输出端Ｑ的波形分别如图（a ）、（b ）、（c ）、（d ）、（e ）和（f ）所示，其中具有计数功能的是：（a ）、（b ）、（d ）、（e ）和（f ）。