当前位置：文档之家 › 集成电路复习重点

集成电路复习重点

  • 格式：docx
  • 大小：26.81 KB
  • 文档页数：2

摩尔定律：集成度大约是每18个月翻一番的增长规律。
CE定律要求所有几何尺寸，包括横向和纵向尺寸，都缩小K倍；衬底掺杂浓度增大K倍；
电源电压下降K倍。
CV定律要求所有几何尺寸都缩小K倍，衬底浓度增大K2倍；电源电压保持不变；以便使内
部的耗尽层宽度和外部尺寸一起缩小。
QCE定律要求器件尺寸K倍缩小，衬底浓度增大αK倍，电源电压α/K倍（1﹤α﹤K）减小，
使耗尽层宽度和器件尺寸一样缩小，同时维持器件内部电场分布不变，但是电场强度增大倍。

集成电路加工的三种操作：1、形成薄膜 2、形成图形 3、掺杂
光刻步骤：1、气相成底膜 2、旋转涂胶 3、软烘 4、对准和曝光
5、曝光后烘焙 6、显影 7、坚膜烘焙 8、显影检查

N阱：在P型衬底上扩散N型区
P阱：在N型衬底上扩散P型区

闩锁效应：由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的N-P-N-P结构，当其
中一个三极管正偏时，就会构成正反馈形成闩锁。
防止闩锁效应的措施：1、减小阱区与衬底的寄生电阻
2、降低寄生双极晶体管的增益
3、使衬底反向偏压
4、加保护环
5、用外延衬底
6、采用SOI工艺
版图设计规则：
1、微米规则：直接以微米为单位给出各种图形尺寸的要求
优点：灵活性大，更能针对实际工艺水平
缺点：通用性差
2、λ规则：以λ为单位给出各种图形尺寸的相对值，λ是工艺中能实现的最小尺寸，一般
用套刻间距作为λ值，可取栅长的一半
优点：通用性强，适合CMOS按比例缩小的发展规律
缺点：对深亚微米CMOS工艺不能简单套用λ规则

SOI 材料的三种技术：1、注氧隔离技术 2、键合减薄技术 3、智能剥离技术
SOI CMOS的优越性：1、每个器件都被氧化层包围，完全与周围的器件隔离，从根本上消除
了闩锁效应 2、减小了pn结电容和互连线的寄生电容 3、不用做阱，简
化工艺，极小面积 4、极大的减小了源、漏区pn结面积，从而减小了pn结泄漏电
流 5、有很好的抗辐照功能 6、实现三维立体集成

阈值电压：沟道区源端半导体表面达到强反型所需的栅压，它是MOS晶体管导通和截止的
分界点。
影响阈值电压的因素：1、栅电极材料 2、栅氧化层 3、衬底掺杂浓度

衬偏电压：为了防止MOSFET的场感应结以及源结和漏结发生正偏、而加在源-衬底之间的
反向电压。
衬偏效应：当MOS晶体管加有衬偏电压时，其阈值电压将发生变化，衬偏电压对阈值电压
的影响就是衬偏效应。

亚阈值斜率：亚阈值电流减小一个数量级所对应的栅电压的变化
集成电阻器：用金属膜、掺杂的多晶硅，或者扩散区形成（扩散、多晶硅、n阱电阻）
集成电容器：两个分立的导电层被绝缘介质材料隔离开而形成的
螺旋电感：主体由最上层的金属构成，与螺旋电感中心连接的是一根更底层金属穿接形成
集成电路中的互连线：

互连线寄生效应对电路的影响：
1、增加电路的延迟时间 2、造成信号损失 3、会引入噪声，影响电路的可靠性

直流噪声容限：为保证电路正常工作，一般对电路的输入逻辑电平有一个允许的变化范围，
在这个变化范围内，可以保证输出逻辑电平的正确，这个变化范围就是直流噪声容限。
定义方法：1、极限输出电平 2、单位增压点 2、反相器逻辑阈值

可恢复逻辑电路的原因：CMOS反相器的电压输出特性曲线具有：在稳定的输出高电平或输
出低电平区，电路的增益很小，而在逻辑状态转变区电路的增益很大。

集成电路设计方法：1、基于PLD 2、半定制设计 3、定制设计
版图设计：根据电路图和工艺线提供的版图设计规则设计构成版图的各图层的图形的过程。
优化目标：1、尽可能使版图面积最小
2、尽可能减少寄生电容和寄生电阻
3、尽可能减少串扰、电荷分享
小规模版图设计的特点：
1、n+和p+层不能直接相连，必须通过接触孔和金属层实现两者的互联
2、电源线和地线都由金属层实现以减小连线电阻并提供较大的电流驱动能力
3、PMOS管位于靠近电源线上半部分，有利于PMOS管的源端和“体”端接电源
NMOS管位于靠近电源线下半部分，有利于NMOS管的源端和“体”端接电源

例题：某0.5微米CMOS工艺，设VDD = 5V，VTN = 1V，VTP = -1V，Cox = 4
×10-7 F/cm2，μn = 400 cm2/Vs、μp = 200 cm2/Vs如果反相器的PMOS和
NMOS的宽长比分别为8和4，则一个由5级反相器构成的环振的频率为多少？
（忽略PN结电容）

例题：采用0.6微米工艺，设计一个两输入或非门，要求在最坏情况下输出上
升时间和下降时间不大于0.5ns 已知：

L1pF,CDD5V,VTN
0.8V,V
TP
0.9VV

'2
N
120μAV,K

'2

p
60μAVK

合集下载

电子科技大学集成电路原理讲义

电子科技大学集成电路原理讲义


年代后半期日本曾一度超过美国之外，美国一直在世界上占绝对优势。现在仍是日本第二。
美国在 4 英寸线中（占 45％）和 8 英寸线中（占 31％）名列世界第一；而日本在 5 英寸线
中（占 47％）和 6 英寸线中（占 43％）名列世界第一。韩国在 80 年代以倾国的财力发展 IC 之
后，跃居到世界第三，尤其是在 DRAM 存储器生产方面走在世界的前列。
3、“8.5”期间的发展： 华晶“908”工程 华越 上无 14 厂+外资 PHILIPS贝岭（中资 85%） 上无 26 厂+外资 PHILIPS菲利浦（外资 51%） 首钢+NEC首钢 NEC（日方控股）
4、“9.5”期间新建项目： “909”工程——上海华虹 NEC（其中中方投资 100 亿） 1 条 8 英寸、CD=0.350.5m IC 生产线 1 条 8 英寸硅单晶生产线 7 家设计公司：
2
教学大纲 3. CMOS 数字集成电路——分析与设计，S-M. Kang，清华大学出版社（影印），2004 年 8 月第一版。 4. CMOS 模拟电路设计，P.E.艾伦，D.R.霍尔伯格，科学出版社，1995 年 3 月第一版。 5. CMOS 模拟电路设计（英文），P.E.Allen，D.R.Holberg，电子工业出版社，2002 年 6 月第二版。 6. 模拟 CMOS 集成电路设计，毕查德.拉扎维著，陈贵灿等译，西安交通大学出版社，2003 年 3 月第一
TN431.1 5222。 6、《超大规模集成电路技术》，[美]，施敏，科学出版社。TN49 S93。 7、《双极与 MOS 模拟集成电路设计》，[美]，艾伦.B.格里本，上海交大出版社。
TN431.1 9188。 1995 年及其以后： 1. 半导体集成电路，朱正涌，清华大学出版杜 2001 年 1 月第一版。 2. 数字集成电路设计透视（英文），J. M. Rabaey，清华大学出版社（影印），1999 年 2 月第一版。
模拟集成电路设计_复习大纲

模拟集成电路设计_复习大纲

《模拟集成电路设计》复习大纲一、 概念：1. 密勒定理：如果将图（a ）的电路转换成图（b ）的电路，则Z 1=Z/(1-A V )，Z 2=Z/(1-A V -1)，其中A V =V Y /V X 。

这种现象可总结为密勒定理。

2. 沟道长度调制效应：当栅与漏之间的电压增大时，实际的反型沟道长度逐渐减小，也就是说，L 实际上是V DS 的函数，这种效应称为沟道长度调制。

3. 等效跨导Gm ：对于某种具体的电路结构，定义inDV I ∂∂为电路的等效跨导，来表示输入电压转换成输出电流的能力，跨导的表达式4. N 阱：CMOS 工艺中，PMOS 管与NMOS 管必须做在同一衬底上，若衬底为P 型，则PMOS 管要做在一个N 型的“局部衬底”上，这块与衬底掺杂类型相反的N 型“局部衬底”叫做N 阱。

5. 亚阈值导电效应：实际上，V GS =V TH 时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS <V TH 时，I D 也并非是无限小，而是与V GS 呈指数关系，这种效应叫亚阈值导电效应。

6. 有源电流镜：像有源器件一样用来处理信号的电流镜结构叫做有源电流镜。

7. 输出摆幅：输出电压最大值与最小值之间的差。

8. 放大应用时，通常使MOS 管工作在饱和区，电流受栅源过驱动电压控制，我们定义跨导来表示电压转换电流的能力。

9. 在模拟集成电路中MOS 晶体管是四端器件 10. 源跟随器主要应用是起到什么作用？11. λ为沟长调制效应系数，λ值与沟道长度成反比，对于较长的沟道，λ值较小。

12. 饱和区NMOS 管的电压条件及其其沟道电流表达式。

13. 共源共栅放大器结构的一个重要特性就是输出阻抗很高，因此可以做成恒定电流源。

14. MOS 管的主要几何参数15. 共模输入电平的变化会引起差动输出发生改变的因素有哪些？ 16. MOS 管的电路符号17. 增益小于1的单级放大器 18. N 阱和P 阱的概念19. MOS 管的二级效应的表达式，比如沟道长度调制效应、体效应、亚阈值效应 20. 按比例缩小理论：恒定电场、恒定电压、准恒压21. 采用电阻负载的共源级单级放大器其小信号增益Av 表达式 22. 在差动放大器设计中CMRR23. 带源极负反馈的共源级其小信号增益的表达式 24. 图示电路的小信号增益表达式。

中国科学院大学 段成华 VLSI 超大规模集成电路 期末复习笔记(1到10章)

中国科学院大学 段成华 VLSI 超大规模集成电路 期末复习笔记(1到10章)


MOS 管 耗尽区电荷以及宽度
阈值电压的定义，饱和区线性区等阶段的电流
阈值电压：强反型发生时
饱和区： 与 Vgs-Vt 平方成正比
线性区：
ID


n
(VGS
VT
)VDS

VDS 2
2

Vds 较小时忽略平方项，就是线性关系
沟调效应
增加 Vds 会使漏结的耗尽区变大，缩小了有效沟道长度。 影响为：Vds 会增大 ID
Vdd Vdd 0 'Supply' VgspVdd gatep dc='Supply' Vgsngaten Gnd dc='Supply'
.dc Vgsp0 'Supply' 'Supply/20' .dc Vgsn0 'Supply' 'Supply/20'
.print dc I1(mp) .print dc I1(mn)
* Set TSMC 0.18um library
*.model pch PMOS level=49 version = 3.1 *.model nch NMOS level=49 version = 3.1
.options list node post measout * Option List: Prints a list of netlist elements, node connections, and values for components, voltage and current sources, parameters, and more. * Option Node: Prints a node cross-reference table. * Option Post: Saves simulation results for viewing by an interactive waveform viewer. * Option Measout: Outputs .MEASURE statement values and sweep parameters into an ASCII file.
半导体集成电路复习

半导体集成电路复习

填空，判断，简答，计算一、填空题1.用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。

1．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。

2．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。

3．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。

4．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。

5．目前常用的CVD系统有：（APCVD ）、（LPCVD ）和（PECVD ）。

6．缩略语PECVD、LPCVD、HDPCVD和APCVD的中文名称分别是（等离子体增强化学气相淀积）、（低压化学气相淀积）、高密度等离子体化学气相淀积、和（常压化学气相淀积）。

7．化学气相淀积是通过（气体混合）的化学反应在硅片表面淀积一层（固体膜）的工艺。

硅片表面及其邻近的区域被（加热）来向反应系统提供附加的能量。

8．在半导体制造业中，最早的互连金属是（铝），在硅片制造业中最普通的互连金属是（铝），即将取代它的金属材料是（铜）。

9．写出三种半导体制造业的金属和合金（Al ）、（Cu ）和（铝铜合金）。

10．硅片平坦化的四种类型分别是（平滑）、部分平坦化、（局部平坦化）和（全局平坦化）。

11．光刻包括两种基本的工艺类型：负性光刻和（正性光刻），两者的主要区别是所用光刻胶的种类不同，前者是（负性光刻胶），后者是（正性光刻胶）。

12．刻蚀是用（化学方法）或（物理方法）有选择地从硅片表面去除不需要材料的工艺过程，其基本目标是（在涂胶的硅片上正确地复制掩膜图形）。

13．集成电路制造中掺杂类工艺有（热扩散掺杂）和（离子注入）两种，其中（离子注入）是最重要的掺杂方法。

14．杂质在硅晶体中的扩散机制主要有两种，分别是（间隙式扩散机制）扩散和（替代式扩散机制）扩散。