数字逻辑实验指导书实验者须知一、明确实验目的实验是为了验证理论，巩固所学理论知识，同时学习工程技术中许多书本上学不到的东西，学生在实验过程中可以运用已学过的理论去分析解决问题。
再者为了训练学生的科学作风及不断提高实验技能等。
二、实验前的准备实验前学生必须仔细阅读本次实验的内容，弄清楚实验的目的、任务、及进行实验的步骤，复习有关的理论，以便提高实验效率。
三、实验要求1、遵守实验室规则，养成良好的实验作风；2、实验时学生根据书中要求，在指定的仪器上进行连线，连线后应自己首先认真地检查一遍无误后，经指导老师检查，方可通电进行实验，否则，造成仪器及元件的损坏由本人负责；3、在连线后出现一些故障这是难免的，学生此时要头脑冷静地检查原因，认真思考、判断，尽量独立地解决。
因为排除故障是学生综合运用所学理论，训练自己分析问题，解决问题的能力的好机会。
总之，不但要会分析正常线路的各点电位或波形，而且还要学会根据不正确的现象估计故障的可能性，通过对比进行观察，必要时可另行设置实验条件，判断问题所在，排除故障，以达到设计要求，提高实验能力；4、实验中如果发生异常现象，应立即断电，保留现场，请指导教师检查原因。
待教师允许继续进行实验时方可继续，不可私自处理；5、实验完毕整理好仪器、导线、芯片。
四、实验报告内容1、实验题目、任务、要求。
2、实验前进行理论分析、计算。
3、实验步骤，实验线路、实验记录。
4、电平及波形的分析、讨论。
5、结论(出现了故障如何排除的，通过实验有何体会与收获)写实验报告是一个综合运用所学理论解决实际问题的过程，它不仅可以对所学的理论加深理解，还可以培养学生分析问题，解决问题的能力，实验报告应当写的简明扼要，有事实，有分析，有结论。
成为一份科学实践的总结，不要写成实验指导书的复制品，更不要抄袭和伪造实验内容。
目录实验一门电路实验 ...................................................................... - 1 - 实验二全加器............................................................................... - 3 - 实验三组合逻辑电路的设计与测试 ........................................ - 6 - 实验四译码器及其应用.............................................................. - 8 - 实验五触发器及其应用............................................................ - 11 - 实验六计数器及其应用............................................................ - 17 - 实验七移位寄存器及其应用 ................................................... - 23 - 实验八时序逻辑电路的设计及其应用 .................................. - 28 - 实验九脉冲信号产生电路的研究........................................... - 31 - 实验十555时基电路及其应用 ................................................ - 34 - 实验十一数一模、模一数转换............................................... - 41 - 附录 .............................................................................................. - 46 -实验一门电路实验一、实验目的1、熟悉数字逻辑实验台的使用方法及注意事项。
带复位的准静态D触发器一、引言触发器是构成时序逻辑电路的基本逻辑部件，它有两个稳定的状态：0状态和1状态；在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。
因此，触发器可以作为二进制存储单元使用。
按功能分类可分为ＲＳ触发器、ＪＫ触发器、D触发器、施密特触发器等等。
触发器可用来储存一位的数据。
通过将若干个触发器连接在一起可储存多位元的数据，他们可用来表示时序器的状态、计数器的值、电脑记忆体中的ASCII码或其他资料。
D触发器的原理：触发器是一种时钟控制的记忆器件，触发器具有一个控制输入讯号（CLOCK），CLOCK讯号是触发器只在特定时刻才按输入讯号改变输出状态。
若触发器只在时钟由L到H（H到L）的转换时刻接受输入，则称这种触发器是上升沿（下降沿）触发的。
其中D触发器是最常用的触发器之一。
对于上升沿触发D触发器来说，其输出Q只在CLOCK由L到H的转换时刻才会跟随输入D的状态而变化，其他时候输出则维持不变，下图为上升沿触发D触发器的时序图。
基于之前所学的知识可知：动态电路利用栅电容存贮效应，但对时钟频率有要求，不能长期保存信号；而静态电路恰恰具有能长期保存信号的优点。
由此，利用静态电路的直流存贮性能和动态电路的栅电容存贮效应，发展了一种介于两者之间的一种电路形式——准静态电路。
这保持了两者的优点。
本次设计中采用的是CMOS主从D触发器，其中存在直流反馈回路，构成反馈环，保存了输入的信息。
此电路最简单的电气设计是选取k n=k p和V TH=V DD/2，最简单的版图布局结构则选取所有器件有相同的宽长比W/L。
二、设计目的1、了解并熟练掌握D触发器的工作原理及电路图；2、熟练运用CMOS进行电路设计，实现相应的逻辑功能；3、学会设计复位电路，对电路实现复位功能；4、学会并熟练运用Cadence软件进行电路设计与仿真；5、能够独立分析设计过程中出现的问题并找到解决方法。
三、设计任务及要求设计一个带复位的准静态D触发器。
