当前位置：文档之家 › 组合逻辑电路器件

组合逻辑电路器件

  • 格式：doc
  • 大小：336.00 KB
  • 文档页数：24

下载文档原格式

  / 24

合集下载

组合逻辑 电路

组合逻辑 电路
种状态—按下(提编码请求)或末按下.则每个键对应只有两种 取值—0或1。输出是n位二进制代码Y0~Yn-1,如表示101 键盘上的数字、大小写字母和运算符号等的7位ASCII码.表 示十进制数的1位8421 BCD码。输入信号个数N和代码位 数n应满足编码原则:
下一页 返回
12. 2 中规模集成组合逻辑电路的功 能与应用
一个输出信号与输入信号的一个取值组合相对应。常用的有 3线-8线、4线-16线译码器，如74LS138,74LS154等。 如图12-8所示是三位二进制(3线-8线)译码器74LS138的 引脚排列图和逻辑符号。表12-5是74LS138的功能表。
上一页 下一页 返回
12. 2 中规模集成组合逻辑电路的功 能与应用
当
.表示允许编码(
).但无有效编码请求(所
有编码输入端都无效为1).如功能表第2行所不。当 =0.
表示允许编码(
).且正在(对编码输入端中提出编码请
求且优先权最高的)进行编码.如功能表第3~10行所示。
上一页 下一页 返回
12. 2 中规模集成组合逻辑电路的功 能与应用
3.二-十进制(10线-4线)优先编码器
无效的高电平。使能端又叫做片选端CS(Chip Select).利
用片选端可以方便地扩展译码器的功能。
如图12-9所示电路实现用两片3线-8线译码器74LS138扩 展成4线-16线译码器。
上一页 下一页 返回
12. 2 中规模集成组合逻辑电路的功 能与应用
*2.二-十进制译码器 二-十进制译码器能将输入的4位BCD码译成10个译码输出
表如表12-8所示。
是控制输入端(又称使能端).当
时.禁止工作.输
入数据被封锁.Y=0;当

组合逻辑电路

组合逻辑电路

Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y6 A2 A1A0 m6 Y7 A2 A1A0 m7
3. 5. 2二进制译码器的应用
一、用译码器实现组合逻辑电路
因为n个输入变量的二进制泽码器的输出为其对应的2n个最小 项(或最小项的反)，而任一逻辑函数均可表示为最小项表达 式(即标准与或式)的形式，故利用二进制泽码器和门电路可 实现单输出或多输出组合逻辑电路的设计。使用方法为:当泽 码器的输出为低电平有效时，选用与非门;当泽码器的输出为 高电平有效时，选用或门。
(4) 分析电路的逻辑功能。由真值表可以看出:当A, B输入状 态相同时，Y=0;当A同时，Y=1。故此电路具有异或门的逻 辑功能，所以该电路是由4B输入状态不个与非门构成的异或 逻辑电路。
上一页 下一页 返回
3.2 组合逻辑电路的分析
「例3.2.2]已知组合逻辑电路如图3.2.2所示，试分析该电路 的逻辑功能。
当输入A3=1时，低位片CT74LS138(1)因A3 =1而禁止泽码， 输出 Y0 ~ Y7 均为高电平1,高位片CT74LS138(2)工作，这时 输入A3A2A1A0 ，在1000~1111之间变化时， Y8 ~ Y15 对应的输 出端输出有效的低电平0。
中，I 7的优先级别最高，I6 次之，其余依此类推，I 0 的级别最 低。
上一页 下一页 返回
3. 4 编码器
也就是说，当 I7 =0时，其余输入信号不沦是0还是1都不起作 用，电路只对 I 7 进行编码，输出 Y2Y1Y0 = 000，此码为反码，其 原码为111，其余类推。可见，这8个输入信号优先级别的高 低次序依次为 I 7、I 6、I 5、I 4、I 3、I 2、I1、I 0
3. 5. 1二进制译码器 将输入二进制代码按其原意转换成对应特定信号输出的逻辑

数字电路与逻辑设计(第三版)课件：组合逻辑电路

数字电路与逻辑设计(第三版)课件：组合逻辑电路

组合逻辑电路
54 系列和 74 系列具有相同的子系列，两个系列的参数 基本相同，主要在电源电压范围和工作环境温度范围上有所 不同， 54 系列适应的范围更大些，如表2-1 所示。不同子 系列在速度、功耗等参数上有所不同。 TTL 门电路采用 5V 电源供电。
组合逻辑电路
2. 1. 2 CMOS 门电路 CMOS 门电路由场效应管构成，它的特点是集成度高、
组合逻辑电路
图 2-2 标准 TTL 电路的输入/输出逻辑电平
组合逻辑电路
图 2-3 CMOS 电路的输入/输出逻辑电平 (a ) 5VCMOS 电路;( b ) 3. 3VCMOS 电路
组合逻辑电路
当输入电平在 U IL ( max ) 和 U IH ( min ) 之间时，逻辑电路 可能把它当作 0 ，也可能把它当作 1 ，而当逻辑电路因所接 负载过多等原因不能正常工作时，高电平输出可能低于 U OH (min ) ，低电平输出可能高于 U OL (max ) 。
图 2-5 TTL 驱动门与 CMOS 负载门的连接
组合逻辑电路
2. 2 组合逻辑电路
2. 2. 1 组合逻辑电路的特点 逻辑电路可以分为两大类:组合逻辑电路和时序逻辑电
路。组合逻辑电路是比较简单的一类逻辑电路，它具有以下 特点:
(1)从电路结构上看，不存在反馈，不包含记忆元件。 (2)从逻辑功能上看，任一时刻的输出仅仅与该时刻的 输入有关，与该时刻之前电路的状态无关。
组合逻辑电路
图 2-4 74LS 系列门电路的扇出系数和带负载能力 (a )低电平输出时;( b )高电平输出时
组合逻辑电路
4 )传输延时tP 传输延时tP指输入变化引起输出变化所需的时间，它是 衡量逻辑电路工作速度的重要指标。传输延时越短，工作速 度越快，工作频率越高。tPHL 指输出由高电平变为低电平时， 输入脉冲的指定参考点(一般为中点)到输出脉冲的相应指定 参考点的时间。 tPHL 指输出由低电平变为高电平时，输入 脉冲的指定参考点到输出脉冲的相应指定参考点的时间。标 准 TTL 系列门电路典型的传输延时为 11ns ;高速 TTL 系列 门电路典型的传输延时为3. 3ns 。 HCT 系列 CMOS 门电路 的传输延时为 7ns ; AC 系列 CMOS 门电路的传输延时为 5ns ; ALVC 系列 CMOS 门电路的传输延时为 3ns 。

5组合逻辑电路与常用组合器件分析与设计复习题

5组合逻辑电路与常用组合器件分析与设计复习题

1．设计一个两位二进制数平方器，并画出逻辑图。

输入变量AB 表示一个两位二进制数，输出WXYZ2．根据给定的逻辑图写出输出逻辑表达式Y(A,B,C)（不用化简），列出真值表。

()C A AB Y +⊕=3．一个逻辑电路，有三个输入（A ，B ，C ）和一个输出F 。

当三个输入的和为奇数时，输出F 为1，列出该电路的真值表，写出F 的表达式，并画出实现电路图。

A BZ W X YBAB B A Z Y B A X AB W =+====0()ABC C B A C B A C B A F +++==∑7,4,2,1&&&&&1FABCCAB CB AABC4．分析下列逻辑电路，写出输出函数F 的表达式，abc 有哪些组合使F 为1。

a bcbc a cb a c a F =++=)(abc 取值0115．设计一个组合逻辑电路，输入为A 、B 、C ，输出为Y 。

当C=0，实现Y=AB ；当C=1时，实现Y=A+B 。

要求： （1）列出真值表；（2）求输出Y 的最简与表达式； （3）画逻辑图。

1 1 0 1 1 1 1 1()BC AC AB F ++==∑7,6,5,3A B6．写出图示电路的输出逻辑函数表达式并化简。

ACFBC B A C B B A F ++=+⋅⋅=)7．设计一个组合逻辑电路，该电路输入两个二位无符号二进制数A （A=A 1A 0）和B （B=B 1B 0）。

当A=B 时，输出F=1，否则F=0。

写出设计过程，画出逻辑电路图。

))((000011110101010101010101B A B A B A B A B B A A B B A A B B A A B B A A F ++=+++=&A 0A 1B 0B 1A F≥1≥11A 0B 1B8．逻辑门电路及输入端A 、B 、C 的波形如图所示，请画出相应的输出端G 、H 的波形。

分别简述组合逻辑电路和时序逻辑电路的特点

分别简述组合逻辑电路和时序逻辑电路的特点

分别简述组合逻辑电路和时序逻辑电路的
特点
组合逻辑电路和时序逻辑电路是两种不同的电路，它们都在电子技术领域有着重要的作用。

组合逻辑电路是一种电子电路，可以根据输入号的状态来决定输出号的状态。

它以逻辑关系的形式来表示，例如“与”或“或”，通过组合各种元件，如电阻、电容、晶体管和可编程逻辑器件，使用组合逻辑电路可以实现复杂的系统控制功能，如计算机、自动控制系统等。

时序逻辑电路是一种可以根据时间序列控制号的电路，它由一系列的时序触发器组成，当满足特定时序条件时，触发器就会产生号，这些号可以控制其他电路的开关，从而实现号的同步控制。

时序逻辑电路除了可以控制其他电路的开关外，还可以控制各种计算机系统中的时序事件，如中断、定时器等。

组合逻辑电路和时序逻辑电路都是电子技术中重要的电路，它们各自具有不同的特点。

组合逻辑电路的特点在于，它可以根据输入号的状态来决定输出号的状态，可以实现复杂的系统控制功能。

而时序逻辑电路的特点是可以根据时间序列控制号，可以控制其他电路的开关，也可以控制计算机系统中的各种时序事件，如中断、定时器等。

组合逻辑电路和时序逻辑电路都是电子技术中重要的电路，它们各自具有不同的特点，并发挥了重要的作用。

组合逻辑电路可以根据输入号的状态来决定输出号的状态，可以实现复杂的系统控制功能；而时序逻辑电路则可以根据时间序列控制号，可以控制其他电路的开关，也可以控制计算机系统中的各种时序事件。

由此可见，组合逻辑电路和时序逻辑电路是电子技术中不可或缺的组成部分，它们在实现复杂功能和控制时序事件方面都发挥了重要的作用。

组合逻辑电路

组合逻辑电路
4选1数据选择器74153的逻辑电路如图7.2.26所示。根据逻 辑电路写出逻辑表达式，当使能端 =0时，
7.2 常用组合逻辑电路
由式（7.2.11）可写出功能表，如表7.2.10 所示。
7.2 常用组合逻辑电路
由功能表可以看出：当使能 端 =1时，不论其他输入端的 状态如何，都不会有输出，F=0； 只有当 =0时，输出数据才决定 于地址输入A1A0的不同组合。数 据选择器相当于一个被地址码控 制的4选1多路开关。
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2.5 数据选择器
1
数据选择器的功能与电路
数据选择器（multiplexer，MUX）又称多路开关或多路选 择器，它根据地址选择信号，从多路输入数据中选择一路送至输 出端，其作用与图7.2.25所示的单刀多掷开关相似。
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2.2 译码器
1
二进制编码器
将二进制代码的各种状态按照其原来的含义翻译过来，称为 二进制译码器。例如，二进制代码001可能代表数码管的一字形 灯丝，也可能代表1号机组等。
例7.2.4 试用译码器和门电路实现下列逻辑函数。 F=AB+BC+AC
7.2 常用组合逻辑电路
2
二—十进制编码器
用四位二进制代码来表示一 位十进制数字0、1、2、…、9，
BCD
方案很多，最常用的是8421码。 例如，对十进制数字9进行编
码时，数码盘拨到数字9，输入端 9=1，其余输入端均为0。这时输 出端D=1，C=0，B=0，A=1， 即DCBA=1001，也就是将十进 制数字9 1001。其他编码原理类同。

组合逻辑电路实验(半加器全加器及逻辑运算)

组合逻辑电路实验(半加器全加器及逻辑运算)

组合逻辑电路实验（半加器全加器及逻辑运算）一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验原理数字电路分为组合逻辑电路和时序逻辑电路两类。

任意时刻电路的输出信号仅取决于该时刻的输入信号，而与信号输入前电路所处的状态无关，这种电路叫做组合逻辑电路。

分析一个组合电路，一般从输出开始，逐级写出逻辑表达式，然后利用公式或卡诺图等方法进行化简，得到仅含有输入信号的最简输出逻辑函数表达式，由此得到该电路的逻辑功能。

两个一位二进制数相加，叫做半加，实现半加操作的电路称为半加器。

两个一位二进制数相加的真值表见表5-1，表中Si表示半加和，Ci表示向高位的进位，Ai、Bi表示两个加数。

表5-1 半加器真值表从二进制数加法的角度看，表中只考虑了两个加数本身，没有考虑低位来的进位，这也就是半加一词的由来。

由表5-1可直接写出半加器的逻辑表达式： 、Ci=AiBi由逻辑表达式可知，半加器的半加和Si是Ai、Bi的异或，而进Si=AiBi AiBi位Ci 是Ai 、Bi 相与，故半加器可用一个集成异或门和一个与门组成。

两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器。

如果用Ai 、Bi 分别表示A 、B 两个多位二进制数的第i 位，1i C -表示低位（第i-1位）来的进位，则根据全加运算的规则可列出真值表如表5-2。

表5-2 全加器的真值表利用卡诺图可求出Si 、Ci 的简化函数表达式：i i i i-1i i i i i i S =A B C C =(A B )C +A B ⊕⊕⊕可见，全加器可用两个异或门和一个与或门组成。

如果将数据表达式进行一些变换，半加器还可以用异或门、与非门等元器件组成多种形式的电路（见图5-2，图5-3）。

三、实验仪器及材料 器件：74LS00 二输入端四与非门 3片 74LA86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片四、预习要求1、预习组合逻辑电路的分析方法。

组合逻辑电路设计之全加器、半加器

组合逻辑电路设计之全加器、半加器

班级姓名学号实验二组合电路设计一、实验目的（1）验证组合逻辑电路的功能（2）掌握组合逻辑电路的分析方法（3）掌握用SSI小规模集成器件设计组合逻辑电路的方法（4）了解组合逻辑电路集中竞争冒险的分析和消除方法二、实验设备数字电路实验箱，数字万用表，74LS00，74LS86三、实验原理1．组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单的组合逻辑电路。

组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。

实验中用到的74LS00和74LS86的引脚图如图所示。

00 四2输入与非门Vcc4B4A4Y3B3A3Y Array 1A1B1Y2A2B2Y GND2.组合电路的分析方法。

组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。

分析一般分为一下几个步骤：（1）由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。

（2）列出真值表。

（3）根据对真值表的分析，确定电路功能。

3.组合逻辑电路的设计方法。

组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。

一般设计的逻辑电路的过程如图：（1）通过对给定问题的分心，获得真值表。

在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。

（2）通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。

（3）根据最简逻辑表达式得到逻辑电路图。

四．实验内容。

1.分析，测试半加器的逻辑功能。

组合逻辑电路

组合逻辑电路

第三章组合逻辑电路基本知识点*组合逻辑电路的特点*组合逻辑电路功能的表示方法及相互转换*组合逻辑电路的分析方法和设计方法*常用集成组合逻辑电路的逻辑功能、使用方法和应用举例*组合逻辑电路中的竞争–冒险现象及消除竞争–冒险现象的常用方法3.1概述在数字电路中根据逻辑功能的不同特点，可将其分为两大类：一类是组合逻辑电路，另一类是时序逻辑电路。

组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出状态仅取决于该时刻的输入状态，与电路原来的状态无关。

在电路结构上的特点是：它是由各种门电路组成的，而且只有从输入到输出的通路，没有从输出到输入的反馈回路。

由于组合逻辑电路的输出状态与电路的原来状态无关，所以组合逻辑电路是一种无记忆功能的电路。

由此可知第二章中介绍的各种门电路都属于组合逻辑电路。

描述一个组合逻辑电路逻辑功能的方法很多，通常有：逻辑函数表达式、真值表、逻辑图、卡诺图、波形图五种。

它们各有特点，又相互联系，还可以相互转换。

3. 2逻辑功能各种表示方法的特点及其相互转换一、逻辑功能各种表示方法的特点1、逻辑函数表达式逻辑表达式是用与、或、非等基本运算来表示输入变量和输出函数因果关系的逻辑代数式。

其特点是形式简单、书写方便，便于进行运算和转换。

但表达式形式不唯一。

2、真值表真值表是根据给定的逻辑问题，把输入变量的各种取值的组合和对应的输出函数值排列成表格。

其特点是：直观、明了，可直接看出输入变量与输出函数各种取值之间的一一对应关系。

真值表具有唯一性。

3、逻辑图逻辑图是用若干基本逻辑符号连接成的电路图。

其特点是：与实际使用的器件有着对应关系，比较接近于实际的电路，但它只反映电路的逻辑功能而不反映电气参数和性能。

同一种逻辑功能可以用多种逻辑图实现，它不具备唯一性。

4、卡诺图卡诺图是按相邻性原则排列的最小项的方格图。

它实际上是真值表的特定的图示形式。

其特点是在化简逻辑函数时比较直观容易掌握。

卡诺图具有唯一性，但化简后的逻辑表达式不是唯一的。

实验二 组合逻辑电路

实验二 组合逻辑电路

实验二组合逻辑电路一、实验目的1．掌握数据选择器的功能和应用方法；2．掌握显示译码器的功能和使用方法；3．掌握组合数字电路的设计和实现方法。

二、预习要求1．复习译码器和数据选择器的工作原理；2．复习有关组合电路设计方法的知识；3．阅读74LS138和74LS151的引脚排列图及功能表；4. 设计实验内容所要求的数据记录表格。

三、理论准备1．概述组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单组合逻辑电路。

组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。

组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计基本方法之一。

2．组合逻辑电路的分析方法分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。

分析的步骤：（1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。

（2）化简。

（3）列出真值表。

（4）文字说明上述四个步骤不是一成不变的。

除第一步外，其它三步根据实际情况的要求而采用。

3．组合逻辑电路的设计方法设计的任务是：使用中、小规模集成电路来设计组合电路是最常见的逻辑电路，由给定的功能要求，设计出相应的逻辑电路。

设计的一般步骤如图3-1所示：根据设计任务的要求建立输入、输出变量，并列出真值表。

然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。

并按实际选用逻辑门的类型修改逻辑表达式。

根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。

最后，用实验来验证设计的正确性。

需要注意的是，在使用中规模集成的组合逻辑电路设计时，需要把函数式变换成适当的形式(而不一定是最简式)。

组合逻辑电路

组合逻辑电路

电工学
（四）、逻辑函数的化简
20
在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简式， 这是由于从最简与或表达式可以方便地转化为其它形式 的最简式。 在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简 式，这是由于从最简与或表达式可以方便地转化为其 它形式的最简式。 在对逻辑函数化简时，主要应用前面讨论的逻辑代 数的基本公式和运算规则。
电工学
15
A B
C
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
[例8-2] 已知输出逻辑函数F与输入逻辑变量A、B、C 的波形图如下图所示，试列出该函数的真值表，写出函 数表达式，画出逻辑图。
A B
C
16
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
解：①根据波形图求真值表
电工学
1
组合逻辑电路
第八章
本章开始我们将介绍数字电路，数字电路与模拟电路是不 同的，它的特点是，输入与输出信号在时间上和大小上都是不 连续的，电子器件工作在非线性状态，数字电路主要研究输出 与输入信号之间的逻辑关系，因此也将其称为逻辑电路。
第一节 逻辑运算与逻辑门
数字逻辑电路中的输入变量和输出变量之间是逻辑关系，因此 在分析与设计数字逻辑电路时，要用到逻辑运算。本节将讨论逻 辑运算的基本规则和定律以及常用的逻辑门。
（2）由真值表可以确定输入信号 在不同状态下输出函数的状态， 如果输入变量和输出函数的1状态 用高电平表示，0状态用低电平表 示，则可以画出输出与输入之间 的波形图（也叫时序图）。
0 0 0 1 1 1 1 0 1 1 0 0 1 1

实验二 组合逻辑电路(半加器、全加器)

实验二 组合逻辑电路(半加器、全加器)

《数字电子技术B》实验报告班级：姓名学号：实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及材料74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1 片74LS54 四组输入与或非门 1片三、实验内容（如果有可能，附上仿真图）1.组合逻辑电路功能测试。

（1）.用2片74LS00组成图2.1所示逻辑电路。

为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

（2）.图中A、B、C接电平开关，Y1，Y2接发光管电平显示。

（3）.接表2.1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式。

（4）.将运算结果与实验比较。

表2.1Y1=A+B Y2=(A’*B)+(B’*C)2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可有一个集成异或门和二个与非门组成如图2.2。

图2.2（1）.在实验仪上用异或门和与门接成以上电路。

A、B接电平开关K，Y，Z接电平显示。

（2）.按表2.2要求改变A、B状态，填表。

表2.23.（1）.写出图2.3电路的逻辑表达式。

（2）.根据逻辑表达式列真值表。

表2.3（5）按原理图选择与非门并接线进行测试，将测试结果记入表2.4，并与上表进行比较看逻辑功能是否一致。

4. 测试用异或、与或和非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

（1）.画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。

（2）.找出异或门、与或非门和与门器件按自己画出的图接线。

接线时注意与或非门中不用的与门输入端接地。

（3）.当输入端A i、B i及C i-1为下列情况时，用万用表测量S i和C i的电位并将其转为逻辑状态填入下表。

西安电子科技大学_数字电路基础课件_4_组合逻辑电路

西安电子科技大学_数字电路基础课件_4_组合逻辑电路

38
B
A1 －
Y1 Y2
C 1
A0 译 码
器 E1
E2A E2B
Y3
Y4 Y5 Y6 Y7
F
26
译码器 －－ 二－十进制译码器
二－十进制译码器（BCD译码器）：将BCD码译成10位信号 状态（高、低电平）。（如：4－10译码器74LS42）
A3 A2 A1 A0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
E1、 E2A 、E2B都是使能端； E1为高， E2A 、E2B都为低时，译码器工作使能。
24
译码器－－3－8译码器应用
例1：某处理器有16位地址线，可以寻址64KB内存空间。现有8片8KB的存储器， 请设计寻址电路。
例2：将2－4译码器用作数据分配器。
24
38
A13
Y0
A14
－ Y1 Y2
A
A
A
B
B
B
C
C
C
5
ABC ABC
ABC ABC
F
F ABC ABC ABC ABC
组合逻辑电路的分析方法－－例子
2、化简逻辑表达式；
F ABC ABC ABC ABC ABC
A
B
C
F
0
0
0
0
0
0
1
1
3、由逻辑表达式列出真值表；
0
1
0
1
0
1
1
0
1
0
0
1
4、由真值表概括出逻辑功能。
0000111
0011011
0101101

实验2 组合逻辑电路实验分析

实验2 组合逻辑电路实验分析

实验二组合逻辑电路实验分析一、实验目的1．掌握组合逻辑电路的分析方法与测试方法。

2．了解组合电路的冒险现象及其消除方法。

二、实验设备与器材1．数字电路实验箱2．双踪示波器3．万用表4．CD4011×25．CD4030 CD4071各一个三、实验内容组合逻辑电路的分析是根据所给的逻辑电路，按逻辑门的连接方式，逐一写出相应的逻辑表达式，列出真值表，并画出卡诺图，判断能否简化。

1、分析测试半加器的逻辑表达式（1）写出测试半加器的逻辑表达式图1 与非门组合成的半加器电路（2）根据表达式列出真值表，并画出卡诺图判断能否简化（3）根据图1，在实验箱选定两个14P插座，插好两片CD4011并接好联机，A、B两输入接至逻辑开关的输出插口。

S、C分别接至逻辑电平显示输入插口。

按下表2的要求进行逻辑状态的测试并将结果填入表中，同时与上面真值表进行比较，两者是否一致。

2、分析、测试用异或门和非门组成的半加器逻辑电路异或门CD4030和与非门CD4011组成的半加器逻辑电路如图2所示,根据半加器的逻辑表达式可知，半加器的和S是A、B的异或,而进位C是A、B的相与，故半加器可用一个集成异或门和二个与非门组成。

测试方法同上述3项，将测试结果填入自拟表格中，并验证逻辑功能。

图2 异或门组成的半加器逻辑电路3、观察冒险现象按图3接线，当B＝1，C＝1时，A输入矩形波（f＝20KHZ以上），用示波器观察Z输出波形。

然后，用添加校正项的方法消除险象。

图3 逻辑电路图四、实验报告五、按要求准备好组合逻辑电路的设计与测试按组合逻辑电路设计的步骤要求，选择实验内容中的其中一个进行设计（1）根据设计任务的要求，画出真值表；（2）用卡诺图或代数化简法求出最简的逻辑表达式；（3）根据逻辑表达式，画出逻辑图，用标准器件构成电路；（4）用实验来验证设计的正确性。

第二章组合逻辑电路分析-含动画

第二章组合逻辑电路分析-含动画
4．优先编码器
普通编码器对输入信号的要求是互相排斥，优先编码器无此约束 允许多个信号同时输入，但电路只对优先级别最高的信号进行编码 【例2-6】3位二进制优先编码器的设计。 解：（1）分析设计要求
8个输入信号（I0～I7） 3个输出信号（Y2～Y0） 编码规则：用000、001、010、011、100、101、
2． 4选1数据选择器
【例2-9】4选1数据选择器的设计。 解：（1）分析设计要求 4路数 据输 入信号 （D0、D1、D2、D3） 1路输出信号（Y） 2位选择控制信号（S1、S0） S1S0＝00时，Y＝D0； S1S0＝01时，Y＝D1； S1S0＝10时，Y＝D2； S1S0＝11时，Y=D3。
一个N×N的乘法器，有两个N位的乘数输入端及2N位乘积输出。
2.2.6 乘法器
2．乘法器的实现
以 4 × 4 乘 法 器 为 例 ， 乘 法 器 的 输 入 信 号 为 被 乘 数 A（A3A2A1A0） 及 乘 数 B （B3B2B1B0），输出为乘积P（P7~P0）。
部分积的计算可通过与门（AND）实现 若要将部分积移位相加，还需要3个4位加法器进行加法运算
2.2 常用的组合逻辑电路
编码器 译码器 数据选择器 数值比较器 加法器 乘法器
2.2.1 编码器
1．编码原理
编码是指用文字、符号或数字表示特定对象的过程 编码器就是实现编码操作的电路 编码器的结构框图：
I0～Im-1对应m个需要编码的输入信号 Yn-1～Y0对应n位的编码输出 为了保证每一个输入信号都对应一个唯一的编码，n和m之间的关系 应满足关系式 2n-1＜m≤2n 设计编码器关键在于编码规则，编码规则不同，设计的结果也完全不同
2.2.5 加法器

(第七讲)第4章 组合逻辑电路(2)

(第七讲)第4章 组合逻辑电路(2)

而四选一数据选择器输出信号的表达式
Y m0 D0 m1 D1 m2 D2 m3 D3
将A、B作为地址输入变量并比较L和Y可得
D0 C、D1 C、D2 0、D3 1
38
画出如图所示的逻辑电路图。
39
4.5.3 数据分配器
数据分配器能把一个输入端信号根据需要分配给 多路输出中的某一路输出。它的作用实际上相当于 一个多个输出的单刀多掷开关。其示意图如图所示 。
13
解：对图进行分析，可知：该 图将高位片的EO接 低位片的EI。当高位片输入端无有效信号输入时， EO=0，使低位片的EI=0，则低位片可以输入信号。 当高位片有有效信号输入时，EO=1，使低位片的 EI=1，禁止低位片工作。 设13有输入信号，因13输入端为高位片的5脚， 此时对应的高位片编码A2A1A0为010、EO=1、 CS=0，低位片的EI=EO=1，所以不工作，此时对应 的低位片输出A2A1A0为111、CS=1、EO=1。所以 A3A2A1A0=0010。
16
4.4.2二进制译码器
二进制译码器通常有n个输入端，2n个输出端，并 且每一个输出端对应一个n个输入端组成的最小项。 常见的MSI集成译码器有2线-4线、3线-8线和4线-16 线译码器。
17
由真值表（P88）可得输出逻辑函数表达式：
Y0 A2 A1 A0 Y4 A2 A1 A0
Y1 A2 A1 A0
（2）由于译码器74LS138的各输出端为最小项的 非，故将上式转化为以下形式：
F ( A, B, C ) m3 m6 m7 m3 m6 m7 Y3 Y6 Y7
22
（3）由上式可画出该函数的逻辑电路图如图所示。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

. Word 资料 第四章 组合逻辑模块及其应用 上一章介绍了组合逻辑电路的分析与设计方法。随着微电子技术的发展，现在许多常用的组合逻辑电路都有现成的集成模块，不需要我们用门电路设计。本章将介绍编码器、译码器、数据选择器、数值比较器、加法器等常用组合逻辑集成器件，重点分析这些器件的逻辑功能、实现原理及应用方法。

4.1 编码器 一． 编码器的基本概念及工作原理 编码——将字母、数字、符号等信息编成一组二进制代码。

例：键控8421BCD码编码器。 左端的十个按键S0～S9代表输入的十个十进制数符号0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0。输出对应的8421码，为4位码，所以有4个输出端A、B、C、D。

SSSS

SSS

SS

S0123456789

ABCDGS

&&&&

&

≥1VCC

1kΩ×10

图4.1.1 键控8421BCD码编码器 由真值表写出各输出的逻辑表达式为：

9898SSSSA

76547654SSSSSSSSB 2 76327632SSSSSSSSC 9753197531SSSSSSSSSSD

表4.1.1 键控8421BCD码编码器真值表 输 入 输 出 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1

画出逻辑图，如图4.1.1所示。 其中GS为控制使能标志，当按下S0～S9任意一个键时，GS=1，表示有信号输入；当S0～S9均没按下时，GS=0，表示没有信号输入，此时的输出代码0000为无效代码。

二． 二进制编码器 用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。 3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表4.1.2，输入为高电平有效。

表4.1.2 编码器真值表 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0

1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0

0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3 由真值表写出各输出的逻辑表达式为： 76542IIIIA

76321IIIIA

75310IIIIA 用门电路实现逻辑电路。 A

&1

&&

A0A

2

1I3I1II1117I41I16I02I511 图4.1.2 3位二进制编码器 三． 优先编码器 优先编码器——允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。 74148是一种常用的8线-3线优先编码器。其功能如表4.1.3 所示，其中I0～I7为编码输入端，低电平有效。A0～A2为编码输出端，也为低电平有效，即反码输出。其他功能： （1）EI为使能输入端，低电平有效。 （2）优先顺序为I7→I0，即I7的优先级最高，然后是I6、I5、…、I0。 （3）GS为编码器的工作标志，低电平有效。 （4）EO为使能输出端，高电平有效。

表4.1.3 74148优先编码器真值表 输 入 输 出 EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO 1 × × × × × × × × 0 1 1 1 1 1 1 1 1 0 × × × × × × × 0 0 × × × × × × 0 1 0 × × × × × 0 1 1 0 × × × × 0 1 1 1 0 × × × 0 1 1 1 1 0 × × 0 1 1 1 1 1 0 × 0 1 1 1 1 1 1

1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 4 0 0 1 1 1 1 1 1 1 1 1 1 0 1

其逻辑图如图所示。

7IEII1I2I543I6IIA01A2AEOGS

0I1111

11111111

≥1≥1≥1≥1&&&&

（a） 图4.1.3 74148优先编码器的逻辑图 四． 编码器的应用 1．编码器的扩展 集成编码器的输入输出端的数目都是一定的，利用编码器的输入使能端EI、输出使能端EO和优先编码工作标志GS，可以扩展编码器的输入输出端。 图4.1.4所示为用两片74148优先编码器串行扩展实现的16线—4线优先编码器。

0I1I2I3I4I5I6I7IA2A1A0GSEOEI74148(2)I01I2II3I4I56I7IA21A0

AGS

EOEI74148(1)

1X2XX560X7XX3XX4X14915X813XX10XX1112

XX

GSY0Y1Y

2Y

3

EOEI0

&&&&

图4.1.4 串行扩展实现的16线—4线优先编码器 5 它共有16个编码输入端，用X0～X15表示；有4个编码输出端，用Y0～Y3表示。片1为低位片，其输入端I0～I7作为总输入端X0～X7；片2为高位片，其输入端I0～I7作为总输入端X8～X15。两片的输出端A0、A1、A2分别相与，作为总输出端Y0、Y1、Y2，片2的GS端作为

总输出端Y3。片1的输出使能端EO作为电路总的输出使能端；片2的输入使能端EI作为电路总的输入使能端，在本电路中接0，处于允许编码状态。片2的输出使能端EO接片的输入使能端EI，控制片1工作。两片的工作标志GS相与，作为总的工作标志GS端。 电路的工作原理为：当片2的输入端没有信号输入，即X8～X15全为1时，GS2=1（即Y3=1），EO2=0（即EI1=0），片1处于允许编码状态。设此时X5=0，则片1的输出为A2A1A0=010，

由于片2输出A2A1A0=111，所以总输出Y3Y2Y1Y0=1010。 当片2有信号输入，EO2=1（即EI1=1），片1处于禁止编码状态。设此时X12=0（即片2的I4=0），则片2的输出为A2A1A0=011，且GS2=0。由于片1输出A2A1A0=111，所以总输出Y3Y2Y1Y0=0011。

2．组成8421BCD 编码器 图4.1.5所示是用74148和门电路组成的8421BCD编码器，输入仍为低电平有效，输出为8421DCD码。工作原理为： 当I9、I8无输入（即I9、I8均为高平）时，与非门G4的输出Y3=0，同时使74148的EI=0，允许74148工作，74148对输入I0～I7进行编码。如I5=0，则A2A1A0=010，经门G1、G2、G3

处理后，Y2Y1Y0=101，所以总输出Y3Y2Y1Y0=0101。这正好是5的842lBCD码。

当I9或I8有输入（低电平）时，与非门G4的输出Y3=1，同时使74148的EI=1，禁止74148工作，使A2A1A0=111。如果此时I9=0，总输出Y3Y2Y1Y0=1001。如果I8=0，总输出Y3Y2Y1Y0=1000。正好是9和8的842lBCD码。

72I0I1A6I5I4II3I0I74148AEIEOGS21AII457I162III03II11I98I

Y0Y1Y2Y

3

&&GGG

G123

4 图4.1.5 74148组成8421BCD编码器 4.2 译码器 一． 译码器的基本概念及工作原理 译码器——将输入代码转换成特定的输出信号。