含两个2-4译码器的74HC139芯⽚版图集成电路课程设计1. ⽬的与任务本课程设计是《集成电路分析与设计基础》的实践课程，其主要⽬的是使学⽣在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运⽤已掌握的知识，利⽤相关软件，初步熟悉和掌握集成电路芯⽚系统设计→电路设计及模拟→版图设计→版图验证等正向设计⽅法。
2. 设计题⽬与要求2.1设计题⽬及其性能指标要求器件名称：含两个2-4译码器的74HC139芯⽚要求电路性能指标：（1）可驱动10个LSTTL 电路（相当于15pF 电容负载）；（2）输出⾼电平时，|I OH |≤20µA ，V OH ，min =4.4V ；（3）输出底电平时，|I OL |≤4mA ，V OL ，man =0.4V ；（4）输出级充放电时间t r =t f ，t pd ＜25ns ；（5）⼯作电源5V ，常温⼯作，⼯作频率f work =30MHz ，总功耗P max ＝150mW 。
2.2设计要求1. 独⽴完成设计74HC139芯⽚的全过程；2. 设计时使⽤的⼯艺及设计规则： MOSIS:mhp_n12；3. 根据所⽤的⼯艺，选取合理的模型库；4. 选⽤以lambda(λ)为单位的设计规则；5. 全⼿⼯、层次化设计版图；6. 达到指导书提出的设计指标要求。
3. 设计⽅法与计算 3.1 74HC139芯⽚简介74HC139是包含两个2线-4线译码器的⾼速CMOS 数字电路集成芯⽚，能与TTL 集成电路芯⽚兼容，它的管脚图如图1所⽰，其逻辑真值表如表1所⽰：图1 74HC139芯⽚管脚图表1 74HC139真值表计时只需分析其中⼀个2—4译码器即可，从真值表我们可以得出Cs 为⽚选端，当其为0时，芯⽚正常⼯作，当其为1时，芯⽚封锁。
A1、A0为输⼊端，Y0-Y3为输出端，⽽且是低电平有效。
2—4译码器的逻辑表达式，如下所⽰：01010A A C A A C Y s s ??=++= 01011A A C A A C Y s s ??=++=01012A A C A A C Y s s ??=++= 01013A A C A A C Y s s ??=++=74HC139的逻辑图如图2所⽰：图2 74HC139逻辑图3.2 电路设计本次设计采⽤的是m12_20的模型库参数进⾏各级电路的尺⼨计算，其参数如下： NMOS: εox =3.9×8.85×10﹣12F/m µn =605.312×10﹣4㎡/Vst ox =395×10﹣10m V tn =0.81056V PMOS: εox =3.9×8.85×10﹣12F/m µp =219×10﹣4㎡/Vst ox =395×10﹣10m V tp =﹣0.971428V 3.2.1 输出级电路设计根据要求输出级电路等效电路图如图3所⽰，输⼊Vi 为前⼀级的输出，可认为是理想的输出，即V IL =Vss, V IH =V DD 。
