组合逻辑电路的分5、14

数字电子技术基础试题一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 。

3 . 三态门输出的三种状态分别为： 、 和 。

4 . 主从型JK 触发器的特性方程 = 。

5 . 用4个触发器可以存储 位二进制数。

6 . 存储容量为4K ×8位的RAM 存储器，其地址线为 条、数据线为 条。

二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ ）图。

图 12.下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。

A 、或非门 B 、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。

图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。

图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。

图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。

A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。

A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。

数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。

2．100001100001是8421BCD 码，其十进制为 861 。

3．逻辑代数的三种基本运算是 与 ， 或 和 非 。

4．三态门的工作状态是 0 ， 1 ， 高阻 。

5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。

6．施密特触发器的主要应用是 波形的整形 。

7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。

8．实现A/D 转换的主要方法有 ， ， 。

二．判断题（10）1．BCD 码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。

（ 对 ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。

（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。

（对 ）5．计数器可作分频器。

（ 对 ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。

解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。

四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。

（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。

五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。

（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。

三、组合逻辑电路中的竞争冒险 1．产生竞争冒险的原因 由于逻辑门的延迟时间对电路产生影响，使得当一个逻辑门的两个输入端的信号同时向 相反方向变化时，其变化的时间产生差异的现象，称为竞争。由于竞争而可能产生输出干扰 脉冲的现象称为冒险。值得注意的是，有竞争现象不一定都会产生干扰脉冲。 在一个复杂的逻辑系统中，由于信号的传输路径不同，或者各个信号延迟时间的差异、 信号变化的互补性以及其他一些因素，很容易产生竞争冒险现象。因此在电路设计中应尽量 减小冒险产生。
1 / 77
圣才电子书 十万种考研考证电子书、题库视频学习平台

（4）根据真值表和简化后的逻辑表达式对逻辑电路进行分析，最后确定其功能。
二、组合逻辑电路的设计 组合逻辑电路的设计与分析过程相反，通常要求电路简单，所用器件的种类和每种器件 的数目尽可能少。电路的实现可以采用小规模集成门电路、中规模组合逻辑器件或者可编程 逻辑器件。 组合逻辑电路的设计步骤大致如下： （1）明确实际问题的逻辑功能，并确定输入、输出变量数及表示符号； （2）根据对电路逻辑功能的要求，列出真值表； （3）由真值表写出逻辑表达式； （4）简化和变换逻辑表达式，从而画出逻辑图。
并联一个滤波电容，其容量在 4～20 pF 之间。电容对窄脉冲起到平波的作用，使输出不会 出现逻辑错误，但同时也使输出波形上升沿或下降沿变得缓慢。
除了以上方法外，现在还可以借助计算机进行时序仿真，检查电路是否存在竞争冒险现 象。
四、若干典型的组合逻辑集成电路 1．编码器 用一个二进制代码表示特定含义的信息称为编码。具有编码功能的逻辑电路称为编码 器。如图 4-2 为二进制编码器的结构图，它有 n 位二进制码输出，与 2n 个输入相对应。
圣才电子书

第 4 章 组合逻辑电路

一、填空题：1．在计算机内部，只处理二进制数；二制数的数码为1 、0两个；写出从（000）2依次加1的所有3位二进制数：000、001、010、011、100、101、110、111 。

2．13=（1101）2；（5A）16=（1011010）2；（10001100）2=（8C）16。

完成二进制加法（1011）2+1=（1100）23．写出下列公式：= 1 ；= B ；= A+B ；=BA 。

4．含用触发器的数字电路属于时序逻辑电路（组合逻辑电路、时序逻辑电路）。

TTL、CMOS电路中，工作电压为5V的是TTL ；要特别注意防静电的是CMOS 。

5．要对256个存贮单元进行编址，则所需的地址线是8 条。

6．输出端一定连接上拉电阻的是OC 门；三态门的输出状态有1 、0 、高阻态三种状态。

7．施密特触发器有 2 个稳定状态.，多谐振荡器有0 个稳定状态。

8．下图是由触发器构成的时序逻辑电路。

试问此电路的功能是移位寄存器，是同步时序电路（填同步还是异步），当R D=1时，Q0Q1Q2Q3= 0000 ，当R D=0，D I=1，当第二个CP脉冲到来后，Q0Q1Q2Q3= 0100 。

(图一)1．和二进制数(111100111.001)等值的十六进制数是( B )A．(747.2)16B．(1E7.2)16C．(3D7.1)16D．(F31.2)161D C1FF01DC1FF01DC1FF01DC1FF0R D R D R D R D Q3Q2Q1Q0D IRCP2．和逻辑式B A C B AC ++相等的式子是( A )A ．AC+BB ． BCC ．BD ．BC A +3．32位输入的二进制编码器，其输出端有( D )位。

A. 256B. 128C. 4D. 5 4．n 位触发器构成的扭环形计数器,其无关状态数为个( B )A ．2n -nB ．2n -2nC ．2nD ．2n -15．4个边沿JK 触发器,可以存储( A )位二进制数A ． 4B ．8C ．166．三极管作为开关时工作区域是( D )A ．饱和区+放大区B ．击穿区+截止区C ．放大区+击穿区D ．饱和区+截止区7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A ．基本RS 触发器B ．同步RS 触发器C ．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ）A ．定时B ．计数C ．整形1．八进制数 (34.2 ) 8 的等值二进制数为 11100.01 ；十进制数 98 的 8421BCD 码为 10011000 。