当前位置：文档之家 › 数字电子技术基础电子教案——第4章触发器

数字电子技术基础电子教案——第4章触发器

  • 格式：docx
  • 大小：13.77 KB
  • 文档页数：7

下载文档原格式

  / 7

合集下载

数字电子技术-4

数字电子技术-4

1．主从RS触发器的逻辑功能
（1）当 CP =0时，CP 0 ，从触发器被封锁，保持原状态不变。 此时，G7 和 G8打开，主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP 0，CP 1 。主触发器被封锁， 输入信号R，S不再影响主触发器的状态。此时，由于 CP 1， G3 和 G4打开，从触发器接收主触发器输出端的状态。
由上述分析可知，主从触发器的翻转是在CP由1变0时刻 （CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状 态不再受R，S影响，故主从触发器对输入信号的敏感时间大大 缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。
如表4-4所示为主从RS触发器的特性表。
R
S
现态 Qn
次态 Qn1
1
0
1
1
1
1
每输入一个脉冲
0
输出状态改变一次
表4-5 主从JK触发器的特性表（CP下降沿触发）
由上表可K触发器没有约束条件，且当 J K 1 时，每输入一个 时钟脉冲后，触发器都向相反的状态翻转一次。
2．主从JK触发器的特性方程
根据主从JK触发器的特性表，用卡诺图化简法可得主从JK
1．同步D触发器的逻辑功能
（1）当 CP =0时，G3 和 G4被封锁，触发器保持原状态不变， 输出都为1，不受D端输入信号的控制。 （2）当 CP =1 时，G3 和 G4 解除封锁，可接收D端的输入信号。 若 D =0，触发器翻转到0状态，则 Q =0 ；若 D =1 ，触发器翻 转到1状态，则 Q =1 。
数字电子技术
第4章 触发器
1 触发器概述
2 基本RS触发器
3 同步触发器
4 主从触发器

数电第四章

数电第四章

约束条件。 即有RD + SD = 1— —约束条件。
二、表示FF功能的三种方法 表示 功能的三种方法
1、状态转移真值表（功能表、特性表） 、状态转移真值表（功能表、特性表） 电路次态Q 电路原态Q 电路次态 n+1~电路原态 n基输入之间关系的表格 电路原态 基输入之间关系的表格——真值表 真值表
1、电路结构 、 2、功能及描述 、 CP=0，门C、D封锁，FF保持 封锁， 保持 ， 、 封锁 CP = 1， n +1 = S + RQ n = J Q n + KQ n Q n Q
= J Q n + KQ n
——特性方程 特性方程 无约束。 如何变化， 无约束 无论J、 如何变化 RS = KQ n ⋅ J Q n = 0 ——无约束。无论 、K如何变化，总能满足约束条件 状态转移表 00 保持 11 翻转 01、10 随 J 变 、 状态转换图 驱动表
四、或非门构成的基本RS-FF 或非门构成的基本
Q n +1 = S D + R D Q n R D ⋅ S D = 0
高电平有效
4.2、同步FF（钟控 ，时钟 ） 、同步 （钟控FF，时钟FF）
一、同步RS-FF 同步
1、电路结构及工作原理 、 （1）结构：基本 ）结构：基本RS-FF，门A、B， ， 、 ， 触发引导电路（控制门） 、 ， 触发引导电路（控制门）C、D， CP（C，CK）。 （ ， ）。 （2）原理： ）原理： CP=0，控制门封锁，Q保持不变； 保持不变； ，控制门封锁， 保持不变 CP=1，控制门打开，R、S反相后 基本 反相后→基本 相应变化。 ，控制门打开， 、 反相后 基本RS-FF→Q相应变化。 相应变化 ——同步（钟控） 同步（ 同步 钟控）

数字电子技术基础简明教程(第三版) 4-6章

数字电子技术基础简明教程(第三版) 4-6章

抗干扰0 能1力极0 强；异步置0
只有置1
0
1、00 置不1用0
功能异不。步允置许1
3. T 型触发器
在CP作用下，当T = 0时保持状态不变，T =1 时状态 翻转的电路，叫T 型时钟触发器。
Q
Q
1T C1
T Q n+1 功能 Q n1 T Q n TQ n
0 Q n 保持
T Qn
1 Q n 翻转 CP 下降沿时刻有效
56 引出端 功能 14
VCC
98 7
地
特性表 SD D CP RD
3.C边P 沿D0 DR触1–D 发S–1D器Q主n0+1要特点同步注置0
4 2 3 1 10 12 11 13
–SD1 CP1 – S–D2 CP2 –
D1 RD1 D2 RD2
C1P
的11上升11 沿Q1(正n 边保沿同持)步(或置无下1效降) 沿(负边沿)触发；
2. CP = 1 时跟随。 (Qn1 D) 下降沿到来时锁存 (Qn1 Qn )
三、集成同步 D 触发器
1. TTL 74LS375
Q
G1 >1
R G3 &
Q
>1 G2
S & G4
R
1 S CP
G5 D
D1 CP1、2
D2
D3 CP3、4
D4
74LS375
1 4
1D0 1LE
7 1D1
9 12
换 (2)比较上述特性方程，得出给定触发器中输入
方
信号的接法。
法 (3)画出用给定触发器实现待求触发器的电路。
1. JK D
已有
因此，令J = K = D D

第一课数字电路 第四章 触发器

第一课数字电路 第四章 触发器
因此以后CP=1 期间D的变化不 影响输出。
阻塞线
维持线
Q
0
Q1
&
&
e
f
1
& c
0
& a
0 &
d
1 &
b0 D 1 CP Nhomakorabea正沿触发
CP D 0 1 0 1
Qn+1 Qn Qn 0 1
边沿触发的D触发器功能表
正沿 触发
QQ
C
D
CP
CP D Q
Q
D触发器的输出波形
Q
Q
QQ
C 负沿 正沿
D 触发 触发
t1 t2
主从型的D触发器的 输出波形如何？
Q
Q
Q F从 Q
R2 C S2
CP 1 Q F主 Q
R1 C S1
CP D
CP
D
Q
Q
t1 t2
第一个CP到来时， Q´翻转。
0Q Q 1
Q F从 Q
R2 C S2
CP
Q F主 Q
R1 C S1
1
0
CP D
CP
D
Q
Q
t1 t2
第一个CP的下降沿，Q翻转， 输出反馈到F主的输入。
RD
SD
R CP S
相当于T触 发器T=1
QQ
Q F从 Q
R2 C S2
CP
F主
R1 C S1
=1 K CP J =1
J=1，K=0时： 分两种情况 （Q=0,Q=1）
Q
Q
RD
SD
R CP S
QQ
Q F从 Q

数字电子技术基础 第04章触发器习题解

数字电子技术基础 第04章触发器习题解

Q
Q
R=1、S=0 不管原Q取0还是1使Q=0
R=0、S=1 不管原Q取0还是1使Q=1
R=1、S=1 使两个输出同时为0，是不允许出现 的，作为约束处理。
G1 ≥1
≥1 G2
将原状态作为变量，次态作为
R
S
函数列出特性表
R
S
Q n Q n+1
0
0
00
由状态转换表化简得 到特性方程
0
0
11
0
1
01
0
1
解:(1)特性方程为
Qn+1 1
=
D1 ,Q2n+1
=
D2
1D Q
驱动方程和输出方程为
C1
D1
=
n
Q2 , D2
=
Q1n , F
=
CP
⊕
Q1n
CP
代入得状态方程
Qn+1 1
=
Q
n 2
,
Q2n +
1
=
Q1n
从状态方程可得:
CP
Q1
1D Q
Q2
C1 R
=1 F
Q1
Q2 Q1n+1 Q2n+1 F
Q1
0
0
主从触发器有时钟控制，在CP=1期间接收数据，在 CP后沿发生翻转，不属于完全的时钟沿触发，有 一次变化缺点。
边沿触发器有时钟控制，在CP的边沿接收数据和发 生翻转，是一种较理想的触发器。
4.5 设图4.28中各触发器的初始状态皆为Q=0，画出在CP脉 冲连续作用下个各触发器输出端的波形图。
解:图1,2,5为时钟后沿翻 转,图3为时钟前沿翻转, 图4,6为保持原状态

数字电子技术 第4章 触 发 器

数字电子技术 第4章 触 发 器

未改变 的状态
未使用 的状态
8
(2).R-S触发器特性方程推导过程
设: Qn -- 现态 Qn+1 -- 次态 S、R输入的状态 从真值表上可以得 到Qn+1次态卡诺图 化简卡诺图，得到 特性方程和约束条 件方程
9
同步 S—R触发器特性方程
Qn+1
SR Qn 0 00 01 11 10
S
0
0
X
1
第
4
章
触 发 器
1
本章任务
• • • • 1. 使用门构成基本R-S门 2. 能解释R-S门和D-门的区别 3. 区分门和触发器的区别 4. 解释R-S触发器,D-触发器和J-K触发器之间的 区别 • 5. 解释边沿和主从式触发器的区别 • 6. 几个主要参数：建立时间，保存时间，最大工 作频率 • 7. 触发器的基本应用
1
1
1
31
用J-K F.F.和两个或非门实现两个时钟cp信号cp1和cp2
32
触发器功能的相互转换
① D-F.F.转换成J-K F.F.
33
② D-F.F.转换成T-F.F.
34
③ J-K F.F.转换成D-F.F.
35
④ D-F.F.转换成S-R F.
36
边沿触发的触发器工作原理
在导引门前面 加入脉冲边沿 检测电路
1
1
0
X
1
R Qn
•Qn+1=S +RQn • RS=0
10
(3). 状态转换图
R=0,S=1
4
S=0 1 R=X
0 3 S=0,R=1
2
1
R=0 S=X

电子教案《数字电子技术》(陈慧) 教学课件4-1：同步触发器


同步D触发器
• 电路结构 • 逻辑功能 • 特性方程 • 应用案例
15
1.电路结构
Q
G1 &
Q & G2
G3 & （R）
& G4 （S）
1
CP D (a)逻辑 图
同步 D触发器
适用于单端输 入信号的场合
QQ
C1 1D CP D
(b)逻辑 符号
电路结构 在同步RS触发器的 两个信号输入端之间接一个“ 非门”，使信号只能从S端输 入。
同步RS触发器
• 电路结构 • 逻辑功能 • 特性方程 • 状态转换图 • 空翻问题 • 应用案例
4
1.电路结构
Q
Q
R、S—— 信号输入端
G1 & G3 &
& G2 & G4
R
CP
S
(a)逻辑 图
同步 RS触发器
QQ
RCS Rd R CP S Sd
CP—— 时 钟 脉 冲 (b)逻辑符号 输入端
5
0 1
Qn+1=Qn 保持
0 0
输出与J相同
1 1
输出与J相同
1 0
翻转（计数）
同步JK触发器Qn+1的卡诺图 Qn
J K 00 01 11 10 00 1 0 0 11 1 0 1
同步JK触发器的特性方程
Qn1 J Qn K Qn （CP高电平有效）
14
过渡页 TRANSITION PAGE
Q
Q
G1 & G3 &
& G2 & G4
K
CP
J
同步 JK触发器
（1）CP=0 保持原状态不变； （2）CP=1 分为四种情况来讨论

数电第四章

（3-7）
1
1×/
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为 波形图 R S Q Q 置1 保持 置1 置0 置1 不允许 置1
（3-8）
基本R-S 触发器特点 触发器特点: 基本 优点： 具有两个稳态(Q=0,Q=1或Q=1,Q=0), 称为 优点：(1) 具有两个稳态 或 双稳态触发器. 双稳态触发器 (2) 结构简单，具有置“0”，置“1”和保持功 结构简单，具有置“ ， 和保持功 能。 缺点： 缺点：（1）输入信号直接控制输出，抗干扰能力差。 ）输入信号直接控制输出，抗干扰能力差。 (2) R、S之间有约束，限制了使用。 、 之间有约束 限制了使用。 之间有约束， 在数字电路中， 凡根据输入信号R、 情况的 在数字电路中 ， 凡根据输入信号 、 S情况的 不同， 具有置0、 和保持功能的电路， 不同 ， 具有置 、 置 1和保持功能的电路 ， 都称为 和保持功能的电路 RS触发器。 触发器。 触发器
不定 避免 保持
×× Qn
其他两种情况不会出现
（3-14）
D触发器具有 数据记忆功能
Q & Q & CP 1 1 & CP 1 D & 0 功能表 D 0 1 × Q n+1 0 1 Qn
CP=1时, Q n+1=D 时 CP=0时, 保持原状 时
（3-15）
D=1/
状 态 图 波 形 图
0/
0 0/
14
13
12
11 10
9
8
14
13
12
11
10
9
8
74LS74 1 2 3 4 5 6 7 1 2 3
CC4013 4 5 6 7

数字电路-第四章 触发器和定时器


ui
0 uC
0 uO
tw 0
t 2VCC/3
t
t
注意：触发脉冲必须是窄脉冲，要比暂稳态的时间
tw还要短。否则触发作用始终存在，输出将不会在 uC达到2VCC/3时返回低电平。
单稳态发器暂稳态时间的计算：
根据uC的波形，由过渡过程公式即可计算出暂稳态时间，
为此需要确定三要素， uC (0) =0V、 uC (∞) =VCC、 =RC、
③OUT L L LH H
⑦DIS L通 L通 通断 H断
uC
2VCC/3
1VCC/3
0
t
uO
tw1
0
t
tw2 图4.29 多谐振荡器波形图
T tw1 tw2 0.7(RA 2RB )C
uC
tw1 ： (tw1) =2
4.6.1 555定时器的工作原理
1. GND地 2. TL 低电平触发端 3. OUT 输出端 4. Rd 清零端 5. CV 电压控制端 6. TH 高电平触发端 7. DIS 放电端 8. VCC 电源端
1.当TH＞2VCC/3，TL＞ 1VCC/3时， 比较器A1=H， 比较器A2=L，触发器置0，3脚和7脚输出低电平。
4.6.3 555定时器构成多谐振荡器
VCC
RA
48
RB
7
555 3
uo
6 2
1
5
C
C5
电容器之所以能够放
电，是由于有放电端7脚的 作用，因7脚的状态与输出 端一致，7脚为低电平电容 器即放电。
⑤CV ⑥TH ②TL ④R
直流
L
悬空 ＞2VCC/3 ＞VCC/3 H 交流 ＜2VCC/3 ＞VCC/3 H 接地 ＜2VCC/3 ＜VCC/3 H
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

数字电子技术基础电子教案——第4章触发器
第4章触发器在数字系统中，除了广泛使用数字逻辑门部件输出信号。
还常常需要记忆和保存这些数字二进制数码信息，这就要用到另一个
数字逻辑部件：触发器。数字电路中，将能够存储一位二进制信息的
逻辑电路称为触发器（flipflop）。它是构成时序逻辑电路的基本单元。
4.1触发器的电路结构及工作原理
4.1.1基本RS触发器基本RS触发器是构成各种功能触发器的最基本
的单元，故称基本触发器。
1.电路结构和工作原理
(1)电路结构基本RS触发器是由两个与非门G、G交叉耦合构成的。
其逻辑图和逻辑12符号如图
4.1所示。它与组合电路的根本区别在，电路中有反馈线。
(2)工作原理基本RS触发器特点如下。触发器的次态不仅与输入信号
状态有关，而且与触发器的现态有关。电路具有两个稳定状态，在无
外来触发信号作用时，电路将保持原状态不变。在外加触发信号有效
时，电路可以触发翻转，实现置0或置1。在稳定状态下两个输出端
的状态必须是互补关系，即有约束条件。还可以用或非门的输入、输
出端交叉耦合连接构成置0、置1触发器。其逻辑图和逻辑符号如图
4.2所示。综上所述，基本RS触发器具有复位（Q=0）、置位（Q=1）、
保持原状态3种功能，R为复位输入端，S为置位输入端，可以是低
电平有效，也可以是高电平有效，取决触发器的结构。
4.1.2同步RS触发器在实际应用中，常需要用一个像时钟一样准确的
控制信号来控制同一电路中各个触发器的翻转时刻，这就要求再增加
一个控制端。通常把控制端引入的信号称为时钟脉冲信号，简称为时
钟信号，用CP（ClockPulse）表示。
1.同步RS触发器的电路结构和工作原理
(1)电路结构
(2)逻辑功能分析同步RS触发器的状态转换分别由R、S和CP控制，
其中，R、S控制状态转换的方向，即转换为何种次态；CP控制状态
转换的时刻，即何时发生转换。
2.触发器逻辑功能描述方法
(1)特性方程触发器次态Qn 1与输入状态R、S及现态Qn之间逻辑关
系的最简逻辑表达式称为触发器的特性方程。
(2)驱动表所谓驱动是指已知某时刻触发器从现态Qn转换到次态Qn 1，
应在输入端加上什么样的信号才能实现。驱动表是用表格的方式表示
触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信
号的要求。
(3)状态转换图状态转换图是描述触发器的状态转换关系及转换条件
的图形，它表示出触发器从一个状态变化到另一个状态或保持原状态
不变时，对输入信号的要求。它形象地表示了在CP控制下触发器状
态转换的规律。同步RS触发器的状态转换图如图
4.7所示。
(4)时序波形图触发器的功能也可以用输入、输出波形图直观地表现出
来。反映时钟脉冲CP、输入信号R、S及触发器状态Q对应关系的工
作波形图叫时序图。同步RS触发器的时序图如图
4.8所示。画Q波形时要注意：a.Q初始状态没有给定时，可以预先
假设。b.根据状态表、状态图或特性方程确定次态。c.时钟电平控制。
在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器
相比，对触发器状态的转变增加了时间控制。综上所述，描写触发器
逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波
形图（又称时序图）等5种。它们之间可以相互转换。
3.触发器初始状态的预置异步置位端和异步复位端,具有最高的优先
级。如图
4.9所示。
4.D锁存器（双稳态锁存器）为了解决R、S之间有约束的问题，可将
同步RS触发器接成D锁存器的形式。图
4.10D锁存器的逻辑图
5.同步触发器存在空翻的问题对触发器而言，在一个时钟脉冲作用下，
要求触发器的状态只能翻转一次。而同步触发器在一个时钟周期的整
个高电平期间（CP=1），如果R、S端输入信号多次发生变化，可能引
起输出端状态翻转两次或两次以上，时钟失去控制作用，这种现象称
“空翻”现象，如图
4.11所示。图
4.11同步RS触发器的空翻波形要避免“空翻”现象，则要求在时钟脉
冲作用期间，不允许输入信号（R、S）发生变化；另外，必须要求
CP的脉宽不能太大，显然，这种要求是较为苛刻的。由同步触发器
存在空翻问题，限制了其在实际工作中的作用。为了克服该现象，对
触发器电路作进一步改进，进而产生了主从型、边沿型等各类触发器。
4.1.3主从触发器和边沿触发器主从触发器由两级触发器构成，其中
一级直接接收输入信号，称为主触发器，另一级接收主触发器的输出
信号，称为从触发器。两级触发器的时钟信号互补。
1.主从JK触发器
(1)电路结构如图
4.12所示，从整体上看，该电路上下对称，它由上、下两级同步RS
触发器和一个非门组成。图
4.12主从JK触发器
(2)工作原理由此可见，触发器的状态转换分两步完成：CP=1期间接
受输入信号，而状态的翻转只在CP下降沿发生，克服同步RS触发器
空翻现象。
(3)逻辑功能分析基主从型JK触发器的结构，分析其逻辑功能时只需
分析主触发器的功能即可。J=0,K=0时，触发器保持原态不变；J=0,K=1
时，触发器置0；J=1,K=0时，触发器置1；J=1,K=1时，触发器翻转。
(4)主从JK触发器存在的问题一次变化现象如图
4.14所示，假设触发器的现态Qn=0，当J=0，K=0时，根据JK触发器
的逻辑功能应维持原状态不变。但是，在CP=1期间若遇到外界干扰，
使J由0变为了1，主触发器则被置成了1状态。当正脉冲干扰消失
后，输入又回到J=K=0，此时主触发器维持已被置成的1状态。当CP
脉冲下降沿到来后，从触发器接收主触发器输出，状态变为1状态，
而不是维持原来的0状态不变。图
4.14主从JK触发器的一次翻转
2.边沿触发器边沿触发器不仅将触发器的触发翻转控制在CP触发沿
到来的一瞬间，而且将接收输入信号的时间也控制在CP触发沿到来
的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问
题，从而大大提高了触发器工作的可靠性和抗干扰能力。
(1)电路结构与工作原理图
4.15D触发器的逻辑图综上所述，该触发器是在CP上升沿前接受输
入信号，上升沿时触发翻转，上升沿后输入即被封锁，即该触发器接
受输入数据和改变输出状态均发生在CP的上升沿，因此称其为边沿
触发方式。由其完成的是D型触发器的逻辑功能，因而称边沿触发的
D触发器。
(2)逻辑功能描述=D触发器的特性方程为：Qn 1D，由它的新状态就是
前一时该输入状态，故又称此触发器为数据触发器或延迟触发器。状
态转换图如图
4.16所示。
4.2触发器的功能分类及相互转换
4.2.1触发器的功能分类从前几节的分析可以看出，触发器信号输入
的方式不同（有单端输入的，也有双端输入的），触发器的状态随输
入信号翻转的规律也不同，因此，它们的逻辑功能也不完全一样。
1.按照逻辑功能分类按照逻辑功能的不同特点，通常将时钟控制的触
发器分为RS、JK、D、T4种类型。如果将JK触发器的J和K相连作为
T输入端就构成了T触发器，如图
4.18所示。图
4.18用JK触发器构成的T触发器
2.按照电路结构分类触发器按照电路结构不同，可以分为基本RS触
发器、同步触发器、主从型触发器、边沿触发器等几种类型。触发器
的电路结构不同，其触发翻转方式和工作特点也不相同。具有某种逻
辑功能的触发器可以用不同的电路结构实现，同样，用某种电路结构
形式也可以构造出不同逻辑功能的触发器。
4.2.2不同类型时钟触发器的相互转换触发器按功能分有RS、JK、D、
T、T5种类型，但最常见的集成触发器是JK触发器和D触发器。T、
T触发器没有集成产品，需要时，可用其他触发器转换成T或T触发
器。JK触发器与D触发器之间的功能也是可以互相转换的。所谓逻
辑功能的转换，就是将一种类型的触发器，通过外接一定的逻辑电路
后转换成另一类型的触发器。触发器类型转换的示意图如图
4.19所示。图
4.19触发器类型转换示意图转换步骤为：写出已有触发器和待求触发
器的特性方程。变换待求触发器的特性方程，使之形式与已有触发器
的特性方程一致。比较已有触发器和待求触发器的特性方程，根据两
个方程相等的原则求出转换逻辑。根据转换逻辑画出逻辑电路图。
1.从JK触发器转换成其他功能的触发器
(1)从JK型到D型的转换
(2)从JK型到T（T）型的转换
(3)从JK触发器到RS触发器转换图
4.20JK触发器转换成其他功能的触发器
2.从D触发器转换成其他功能的触发器
(1)从D型到JK型的转换
(2)从D型到T型的转换
(3)从D型到T型的转换图
4.22D触发器转换成其他功能的触发器