当前位置：文档之家 › 哈工大威海计算机学院 计算机组成原理课件第三章练习

哈工大威海计算机学院 计算机组成原理课件第三章练习

  • 格式：ppt
  • 大小：14.50 KB
  • 文档页数：1

下载文档原格式

  / 1

合集下载

计算机组成原理课件第三章资料

计算机组成原理课件第三章资料
主存（内部存储器）是半导体存储器。根据信息存储 的机理不同可以分为两类：
静态读写存储器(SRAM)：存取速度快 动态读写存储器(DRAM)：存储容量不如DRAM大。
信息工程学院软件工程系 2020/11/12
1、存储位元 2、三组信号线 地址线 数据线
行线 按存储介质分类：磁表面/半导体存储器 按存取方式分类：随机/顺序存取（磁带） 按读写功能分类：ROM，RAM
RAM：双极型/MOS ROM：MROM/PROM/EPROM/EEPROM
按信息的可保存性分类：永久性和非永久性的 按存储器系统中的作用分类：主/辅/缓/控
信息工程学院软件工程系 2020/11/12
目前存储器的特点是：
速度快的存储器价格贵，容量小； 价格低的存储器速度慢，容量大。
在计算机存储器体系结构设计时，我们希望存 储器系统的性能高、价格低，那么在存储器系统设 计时，应当在存储器容量，速度和价格方面的因素 作折中考虑，建立了分层次的存储器体系结构如下 图所示。
信息工程学院软件工程系 2020/11/12
信息工程学院软件工程系 2020/11/12
SRAM芯大多采用 双译码方式，以 便组织更大的存 储容量。采用了 二级译码：将地 址分成x向、y向 两部分如图所示
信息工程学院软件工程系 2020/11/12
信息工程学院软件工程系 2020/11/12
存储体（256×128×8）
通常把各个字的同一个字的同一位集成在一个芯片 （32K×1）中，32K位排成256×128的矩阵。8个片子 就可以构成32KB。
门G1关闭，存储器 进行读操作。写操作时， WE=0，门G1开启，门G2 关闭。注意，门G1和G2是 互锁的，一个开启时另一个 必定关闭，这样保证了读时 不写，写时不读。

计算机组成原理第三章课件

计算机组成原理第三章课件

A、电路图： 由两个MOS反相器交叉耦合而成的双稳态触发器。
字线
V
位/读出线 BS0 读/写“0” T2 T0 T1 A T4 T5 B T3 位/读出线 BS1 读/写“1”
6管MOS存储电路
静态MOS存储器
基本存储元—6管静态MOS存储元 B、存储元的工作原理
字线
①写操作。在字线上加一个正电压的字脉 冲，使 T2 、 T3 管导通。若要写“ 0”， 位/读出线 无论该位存储元电路原存何种状态， BS0 只需使写“ 0”的位线 BS0 电压降为地 电位（加负电压的位脉冲），经导通 读/写“0” T2 的Ｔ2 管，迫使节点Ａ的电位等于地电 位，就能使Ｔ1 管截止而Ｔ0 管导通。 写入1，只需使写1的位线BS1 降为地电 位，经导通的 T3 管传给节点Ｂ，迫使 T0 管截止而T1 管导通。 写入过程是字线上的字脉冲和位线上 的位脉冲相重合的操作过程。
静态MOS存储器


用静态MOS存储片组成RAM
字位同时扩展法： 一个存储器的容量假定为 M×N位，若使用l×k位的芯片（l＜M,k＜N）需 要在字向和位向同时进行扩展。此时共需要（M ／l）×（N ／k）个存 储器芯片。 其中， M ／ l 表示把 M×N 的空间分成（ M ／ l ）个部分（称为页或区）， 每页（N／k）个芯片。 地址分配： （A）用log2 l位表示低位地址：用来选择访问页内的l个字 （B ） 用log2 （M／l）位表示高位地址：用来经片选译码器产生片 选信号。
• 片选有效，才可以对芯片进行读/写操作 • 无效时，数据引脚呈现高阻状态，并可降低功耗

读控制（OE*）
• 芯片被选中有效，数据输出到数据引脚 • 对应存储器读MEMR*

《计算机组成原理》第三章课后题参考答案

《计算机组成原理》第三章课后题参考答案

《计算机组成原理》第三章课后题参考答案第三章课后习题参考答案1．有⼀个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯⽚组成，需要多少芯⽚？（3）需要多少位地址作芯⽚选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB（2）（1024K/512K）×（32/8）= 8（⽚）（3）需要1位地址作为芯⽚选择。

3．⽤16K×8位的DRAM芯⽚组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。

(2) 设DRAM芯⽚存储体结构为128⾏，每⾏为128×8个存储元。

如单元刷新间隔不超过2ms，存储器读/写周期为0.5µS, CPU 在1µS内⾄少要访问⼀次。

试问采⽤哪种刷新⽅式⽐较合理？两次刷新的最⼤时间间隔是多少？对全部存储单元刷新⼀遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯⽚数为N=（64K/16K）×（32位/8位）=16（⽚）每4⽚组成16K×32位的存储区，有A13-A作为⽚内地址，⽤A15A14经2：4译码器产⽣⽚选信号，逻辑框图如下所⽰：（2）根据已知条件，CPU在1us内⾄少访存⼀次，⽽整个存储器的平均读/写周期为0.5us，如果采⽤集中刷新，有64us的死时间，肯定不⾏；所以采⽤分散式刷新⽅式：设16K×8位存储芯⽚的阵列结构为128⾏×128列，按⾏刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍)则两次刷新的最⼤时间间隔发⽣的⽰意图如下可见，两次刷新的最⼤时间间隔为tMAX＝15.5×2－0.5＝30.5 (µS)tMAX对全部存储单元刷新⼀遍所需时间为tR＝0.5×128=64 (µS)tR4．有⼀个1024K×32位的存储器，由128K×8位DRAM芯⽚构成。

计算机组成原理第三章课后习题参考答案

计算机组成原理第三章课后习题参考答案

第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。

3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。

假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。

刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。

采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。

注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。

5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。

哈工大威海 操作系统课件 第3章进程同步

哈工大威海 操作系统课件 第3章进程同步

第二章 进 程 管 理
算法2：双标志、先检查 其中Pi
While(flag[j]); Flag[i]=TRUE; Critical section Flag[i]=FALSE; Remainder section
flag[i]= flag[j]=FALSE
请写出Pj
<> <b>
<a> <b>
While(flag[i]); Flag[j]=TRUE; Critical section Flag[j]=FALSE; Remainder section
执行过程相当于 生产一点拿一点, 而不是消费完整 的产品
最后counter 的值为4,并且结果不可预见.
解决问题的关键是,把counter作为临界资源来处 理,即令生产者和消费者进程互斥访问变量counter.
第二章 进 程 管 理
3. 临界区(critical section)
3.1、临界区的定义与进入 • 临界区：把在每个进程中访问临界资源的那段代 码称为临界区(critical section)。 • 进入区： 在临界区前面增加一段用于进行临界资源检 查的代码，称为进入区 。 • 退出区：将临界区正被访问的标志恢复为未被访问 的标志。 • 剩余区：其余部分。
表示目前 缓冲区产 品已放满
第二章 进 程 管 理
虽然上面的生产者程序和消费者程序，在分别看时 都是正确的，而且两者在顺序执行时其结果也会是正确
的，但若并发执行时，就会出现差错，问题就在于这两
个进程共享变量counter。
第二章 进 程 管 理
• 生产者对它做加1操作，消费者对它做减1操 作，这两个操作在用机器语言实现时， 常可 用下面的形式描述：

计算机组成原理课件第3章

计算机组成原理课件第3章
如果把16位ALU中的每四位作为一组，用类似位间快速进位的方法 来实现16位ALU（四片ALU组成），那么就能得到16位快速ALU。推导 过程如下：
• 与前面讲过的一位的进位产生函数Gi的定义相似，根据四位一组的进 位产生函数GN为“1”的条件，可以得到GN的表达式为：
GN =G3+P3G2 +P3P2G1 +P3P2P1G0
X+Y=(-1100001)2=-97
例3：已知机器字长n=8，X=0.1101，Y=0.0110，求X-Y=？
解：[X]补= 0.1101000，[Y]补=0.0110000， [-Y]补=1.1010000 [X]补=0. 1 1 0 1 0 0 0 + [-Y]补=1. 1 0 1 0 0 0 0 1 0 .0 1 1 1 0 0 0 自然
根据上式可画得“超前进位产生电路”及四位超前进位加法器的逻辑图如图 2.14。
算术逻辑单元 （简称ALU）
• ALU是一种功能较强的组合逻辑电路。它能进行多种算术运算和逻辑 运算。ALU的基本逻辑结构是超前进位加法器，它通过改变加法器的 进位产生函数G和进位传递函数P来获得多种运算能力。下面通过介 绍SN74181型四位ALU中规模集成电路了介绍ALU的原理。
写成通用式为： C1=G1+P1C0 （低位） C2=G2+P2C1= G2+P2(G1+P1C0)= G2+P2G1+P2P1C0 C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0 C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0
当全加器的输入均取反码时，它的输出也均取反码。（应用反演律采 用与非、或非、与或非表示）将上式改写成如下：

计算机组成原理习题III and IV篇-带答案

计算机组成原理III/IV篇练习题参考答案（不保证全对）一、选择题1.设寄存器内容为10000000，若它等于0，则为（C）。

A. 原码B. 补码C.反码D. 移码2.假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是( B )。

A. r1 ×r2B. r2 ×r3C. r1 ×r4D. r2 ×r43.16位长的浮点数，其中阶码7位（含1位阶符），尾数9位（含1位数符），当浮点数采用补码表示时，所能表示的数的范围是（B ）。

A.-264 ~ +264（1-2-8）B.-263 ~ +263（1-2-8）C.-263 ~ +263（1-2-9）D. -263 （1-2-8）~ 263（1-2-8）4.浮点数的表示范围和精度取决于（B ）。

A．阶码的位数和尾数的机器数形式B．阶码的机器数形式和尾数的位数C．阶码的位数和尾数的位数D．阶码的机器数形式和尾数的机器数形式5.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（C ）。

A. 阶符与数符相同为规格化数B. 阶符与数符相异为规格化数C．数符与尾数小数点后第一位数字相异为规格化数D. 数符与尾数小数点后第一位数字相同为规格化数6.某机器字长16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。

假定取指令时，每取一个字节PC 自动加1。

若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是（ C ）。

A. 2006HB. 2007HC. 2008HD. 2009H7.设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示），若CPU每当从存储器取出一个字节时，即自动完成（PC）+1 PC。

计算机组成原理第三章


C1=G0+P0C0 C2=G1+P1G0+P1P0C0 C3=G2+P2G1+P2P1G0+P2P1P0C0 C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0
四位先行进位加法器CLA
16位组间行波进位加法器
Gi*＝G4i+3+P4i+3G4i+2+P4i+3P4i+2G4i+1+P4i+3P4i+2P4i+1G4i Pi*= P4i+3P4i+2P4i+1P4i ,i=0,1,2,3 C4=G0*+P0*C0 C8=G1*+P1*G0*+P1*P0*C0 C12=G2*+P2*G1*+P2*P1*G0*+P2*P1*P0*C0 C16=G3*+P3*G2*+P3*P2*G1*+P3*P2*P1*G0*+P3*P2*P1*P0*C0
000H 3FFH 400H 7FFH
假定用若干个2K x 4位芯片组成一个8Kx8位 存储器，则0B1FH所在芯片的最小地址是() A.0000H B.0600H C.0700H D.0800H 1) 0000 0000 0000 0000 0000H 0000 0111 1111 1111 07FFH 2) 0000 1000 0000 0000 0800H 0000 1111 1111 1111 0FFFH
×××× ×××× 2 2 ×××× ×××× 22
16b
构造一个32位字的存储器: 4096Kb×32=2122102223=2422023=16MB 512K×8×4=292102322=222023=2MB

哈工大威海计算机学院计算机组成原理


2019/5/26
8086/8088 的分段存储结构
如何根据16位的段地址和16位的段内偏移地 址来计算20位的物理地址呢？
19
段地址左移四位
15 14 13 ……
210
偏移地址
…
4 3 …0
段 地 址0 0 0 0
∑
2019/5/26
20 位 的 物 理 地 址
物理地址的计算方法
• 段地址左移四位，再加上偏移地址，就得到20位 的物理地址。
2019/5/26
3. 4 Intel 80x86系列微处理器
状态标志
（1）符号标志SF。与计算结果的最高位相同，表示计 算结果的正/负。0表示正，1表示负。
（2）零标志ZF。若计算结果为零，则ZF=1，否则=0。 （3）奇偶标志PF。若计算结果的低8位中1的个数为偶
数，则PF=1，否则=0。 （4）进位标志CF。若执行的加法运算在最高位产生进
8086/8088的分段存储结构
• 存储器分段后如何来管理呢？
– 每个段的起始地址称为：段基址或段地址 – 每个段内的地址称为：段内偏移地址 – 一个物理存储单元就可以通过“段地址：偏移地址”
来唯一确定了
• 如何管理“段地址”和“偏移地址”呢？
– 设置多个段基址寄存器 – 设置多个偏移地址寄存器
• 都有哪些“段基址寄存器”和“偏移地址寄存
“将IF置1”称为“开中断”，“将IF清0”称为“关中断”
2019/5/26
3. 4 Intel 80x86系列微处理器
控制标志
（3）陷阱标志TF。这是控制8086/8088是否进入单步执 行状态的标志。若TF=1，则8086/8088进入单步执行 状态或跟踪方式执行指令状态，即每条指令执行完后， 微处理器暂停（进入陷阱），显示处理器内部各寄存 器的值。进入单步执行状态便于程序的调试。如果 TF=0，则连续执行指令。

EE_C_3


A) 是死循环 B) 循环执行三次 C) 循环执行一次 D) 有语法错误
C语言程序设计
哈工大(威海) 张岩
第三章 循环结构 do-while循环 main( ) { int x; x=0; do { x=x*x; } while( !x ); }
A) 是死循环 B) 循环执行三次 C) 循环执行一次 D) 有语法错误
C语言程序设计
哈工大(威海) 张岩
第三章 循环嵌套 若 i , j 已定义为 int 类型，则以下程序段中 内循环体总的执行次数是： for( i=5; i; i --) //i非0即为真 for(j=0; j<4; j++) { …… }
A) 20
B) 24
C) 25
D) 30
C语言程序设计
哈工大(威海) 张岩
第三章 复合赋值运算符
序号 1 2 3 4 5 6 7 8 9 10 复合 运算符 += -= *= /= %= &= |= ^= <<= >>= 复合运算符 的含义 相加并赋值 相减并赋值 相乘并赋值 相除并赋值 求模并赋值 按位AND并赋值 按位OR并赋值 按位XOR并赋值 左移并赋值 右移并赋值
第三章 循环结构基本知识 高斯累加流程图：
int sum=0,i; for(i=1;i<=100;i=i+1) { sum=sum+i; }
C语言程序设计
哈工大(威海) 张岩
第三章 复合赋值运算符
a+=5; a=a+5; a*=b-3; a=a*(b-3);
C语言程序设计
哈工大(威海) 张岩
C语言程序设计
哈工大(威海) 张岩
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。