当前位置：文档之家 › 计算机组成原理第5章课件

计算机组成原理第5章课件

  • 格式：ppt
  • 大小：2.34 MB
  • 文档页数：86

下载文档原格式

  / 86

合集下载

计算机组成原理第五章课件

计算机组成原理第五章课件

常见的总线标准与接口
常见的总线标准
除了上述提到的ISA、EISA、VESA和PCI等总线标准外，还有一些其他常见的总线标准，如AGP总线 、PCI-E总线等。
总线接口
为了将各种设备连接到总线上，需要使用相应的总线接口。不同的总线标准对应着不同的接口规范， 如PCI接口、AGP接口等。这些接口规范定义了设备的物理特性、电气特性以及数据传输的协议等。
微程序控制器
定义
微程序控制器是一种实现计算机程序控制的方式，它通过微程序来控制计算机各个部件的操作。
组成
微程序控制器由控制存储器、微指令寄存器、微地址寄存器等部件组成。
原理
微程序控制器通过读取控制存储器中的微程序来控制计算机的操作，每个微程序包含一系列微指 令，每个微指令控制计算机执行一个基本操作。
计算机与外部世界进行 信息交换的桥梁和纽带 ，负责将外部信息输入 到计算机内部进行处理 ，并将处理结果输出到 外部设备。
02
中央处理器（CPU）
CPU的组成与功能
组成
CPU由运算器、控制器和寄存器 组等部件组成。
功能
CPU是计算机的核心部件，负责 执行程序中的指令，完成各种算 术和逻辑运算，并控制计算机的 各个部件协调工作。
关键术语和概念
计算机系统
指令系统
中央处理器
存储系统
输入输出系统
由硬件系统和软件系统 两大部分组成，它们共 同协作以完成各种计算 任务。
计算机硬件能够识别和 执行的一组基本操作命 令，它是软件与硬件之 间的接口。
计算机的运算核心和控 制中心，负责执行各种 算术和逻辑运算以及控 制命令。
计算机中用于存放程序 和数据的装置，包括主 存储器、辅助存储器和 Cache存储器等。

计算机组成原理 第五章PPT课件

计算机组成原理 第五章PPT课件

精选PPT课件
4
5.1 存储系统的组成
计算机组成原理
5.1.1 存储器分类 1.按存储器在计算机系统中的作用分类
⑴高速缓冲存储器
用来存放正在执行的程序段和数据，以便 CPU高速地使用它们。
⑵主存储器 用来存放计算机运行期间所需要的程序和数
据，CPU可直接随机地进行读写访问。
⑶辅助存储器
用来存放当前暂不参与运行的程序和数据，
⑵半导体存储器
采用半导体器件制造的存储器，主要有双极型存储器和 MOS型存储器两大类。
⑶磁表面存储器
在金属或塑料基体上涂一层磁性材料，用磁层存储信息， 常见的有磁盘、磁带等。
⑷光存储器
采用激光技术控制访问的存储器。
精选PPT课件
7
5.1 存储系统的组成
计算机组成原理
4.按信息的可保存性分类
断电后，存储信息即消失的存储器，称易失 性存储器。断电后信息仍然保存的存储器，称 非易失性存储器。
存储体，程序和数据都存放在存储体中，它是存
储器的核心。
存储体
I/O 和 读 数据线 写 电 路
读/写控制线
精选PPT课件
14
5.2 主存储器的组织
计算机组成原理
存储体是存储单元的集合体，存放程序和数据。
地址译码驱动电路包含译码器和驱动器两部分。
译码器将地址总线输入的地址码转换成与之对应的 译码输出线上的有效电平，以表示选中了某一单元；
驱动器提供驱动电流去驱动相应的读、写电路对被 选中单元进行读、写操作。
以及一些需要永久性保存的信息。CPU不能直接
访问它。
精选PPT课件
5
5.1 存储系统的组成
计算机组成原理
2.按存取方式分类

《计算机组成原理》教学课件 第五章

《计算机组成原理》教学课件 第五章

指令格式
第19页
对于等长和不等长扩展法，根据采 用不同的扩展标志还可以有多种 不同的扩展方法。例如，对于等长
扩展4-8-12扩展编码法，有采用保留一 个码位标志的15/15/15扩展编码法，有 采用每次保留一个标志位的8/64/512扩 展编码法等，如图所示。
0000
0001
15 …
1110
1111 0000
零地址指令的可扩展位为12位，因此，零地址指令最多有
[(28−K)×212−L]×212条。
第36页
指令格式
5.1.3 指令字长度
一个指令字中包含二进制代码的位数，称为指令字长度。 而机器字长是指计算机能直接处理的二进制数据的位数，决定
了计算机的运算精度。机器字长通常与主存单元的位数一致。指
令字长度等于机器字长度的指令，称为单字长指令；指令字长 度等于半个机器字长度的指令，称为半字长指令；指令字长度 等于两个机器字长度的指令，称为双字长指令。例如，IBM370
第33页
指令格式
第34页
例5-4 某机指令字长32位，一个操作数地址为12位，有二地址指令、一地址指令和零地
址指令3种格式的指令。若采用扩展操作码的方式来设计指令，已知二地址指令K
条，一地址指令L条，问零地址指令有多少条？
指令格式
第35页
解 二地址指令格式如图所示。操作码长度为32−12×2=8（位）。
一条指令通常由操作码字段（OP）和地址码字段（A）组成，其基本格式如图所示。
操作码字段 （OP）
地址码字段 （A）
指令格式
操作码字段（OP）指出该指令应执行什么性 质的操作和具有何种功能。操作码是识别指令、了
解指令功能、区分操作数地址内容的组成和使用方法 等的关键信息。例如，指出是算术加运算，还是减运 算；是程序转移，还是返回操作。

精品课件-计算机组成原理-第5章

精品课件-计算机组成原理-第5章

第 章 中央处理器
使用大量的通用寄存器， 既可以减少访存的次数、 解决并 行处理时的数据相关， 提高CPU的处理效率， 又可以提供足够 的寄存器用作地址指针、 过程调用时的参数传递等， 提高编程 的灵活性。 但是通用寄存器个数的增多， 会加重程序员管理和 使用寄存器的负担， 同时也会增加CPU 设计的复杂性和硬件成本。
第 章 中央处理器
3. 数据地址寄存器（AR 数据地址寄存器的作用是保存当前CPU所访问的数据Cache
单元的地址。 由于要对访存地址进行译码， 因此必须使用数据 地址寄存器来保持地址信息， 直到一次读/写操作完 成为止。
地址寄存器的结构与指令寄存器一样， 通常使用单纯的 寄存器结构。 信息的打入一般采用电位－脉冲制， 即输入数据 信息维持的时间为一个节拍电位， 寄存器的时钟控制端采用节 拍脉冲控制， 在时钟控制信号的控制下， 将输入数据信息瞬间 打入寄存器。
第 章 中央处理器
(3) 时间控制， 即对各种操作进行时间上的控制。 时间 控制包括两方面内容： 一方面， 在每个操作步骤内的有效操 作信号均受时间的严格限制， 必须保证按规定的时间顺序启动 各种动作； 另一方面， 对指令解释的操作步骤也要进行时间上 的控制。
(4) 数据加工， 即对数据进行算术运算和逻辑运算处理。 完成数据的加工处理， 这是CPU的最基本的功能。
有两种途径来形成指令的地址， 其一是顺序执行程序的情 况， 通过PC加1形成下一条指令的地址(如果存储器按字节编址, 而指令字长度为4个字节， 则通过PC加4形成下一条指令的地 址）； 其二是遇到需要改变顺序执行程序的情况， 一般由转移 类指令形成转移地址送往PC， 作为下一条指令的地址。
第 章 中央处理器
第 章 中央处理器

计算机组成原理 第五章中央处理器53PPT课件

计算机组成原理 第五章中央处理器53PPT课件
❖ 指令指针IP的功能相当于一般机器的程序计 数器PC，但是IP要与代码分段寄存器CS相 配合才能形成真正的物理地址。
❖ 状态寄存器PSW由九个标志位组成，以反映 操作结果的某些状态或机器运行状态。
17
5.6.1 Intel 8088 CPU
❖ 四个16位的段寄存器，用来存放主存段地址 (代码段CS，数据段DS，堆栈段SS，附加段 ES)。 通过把某个段寄存器左移4位低位补零 后与16位偏移地址相加的方法可形成20位长 度的实际地址，从而可使主存具有一兆字节 (2的20次方=1M)的寻址能力。
第五章 中央处理器
5.5 硬连线控制器
整体概述Hale Waihona Puke 概述一点击此处输入
相关文本内容
概述二
点击此处输入
相关文本内容
概述三
点击此处输入
相关文本内容
2
1 基本思想
(1)实现方法 ❖ 通过逻辑电路直接连线而产生的，又
称为组合逻辑控制方式 (2)设计目标 ❖ 使用最少元件（复杂的树形网络） ❖ 速度最高
3
1 基本思想
7
第五章 中央处理器
5.6 传统CPU
8
1 M68000CPU
❖M6800CPU的逻辑框图如下：
9
1 M68000CPU
❖ 比较典型的单总线结构的微理器。 ❖ M6800CPU是一种8位微处理器，采用单一的5V电
源。时钟脉冲采用两相(φ1，φ2)，主频为1MHz，由 外面加入CPU。 ❖ M6800的CPU主要包括：
(1)定点运算，包括整数计算和有效 地址的计算；
(2)浮点运算； (3)可变长运算，包括十进制算术运
算和字符串操作。
22
5.6.2 IBM 370 系列 CPU

西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT

西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT

控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有： F = A + B (ADD)， F = A - B (SUB)， F = A + 1 (INC)， F = A - 1 (DEC)，
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1～I5所发出的控制信号a～j。 设计微指令的控制字段，要求保持微指令本身的并 行性，需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
（一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式，微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点： 硬布线：速度快，不规整，修改及扩充困难 微程序：速度慢，规整，容易修改及扩充

计算机组成原理_5PPT课件

计算机组成原理_5PPT课件

操作控制器。
2. 微程序控制器: 采用存储逻辑来实现的的操
作控制器。
编辑版pppt
16
5.2 指令周期
5.2.1 指令周期的基本概念
计算机的CPU自动地从存放程序的内存里
取出一条指令并执行这条指令；紧接着又是取
指令，执行指令……，如此周而复始，构成了
一个封闭的循环。
指令周期 CPU从内存取出一条指令并执行这
其中包含有非访内存，
和访内存，程序控制转
移指令。
编辑版pppt
19
5.2.2 非访内存指令的指令周期
CLA是一条非访内存指令，它需要两个 CPU 周期，其中取指令阶段需要一个CPU周 期，执行指令阶段需要一个CPU周期。
1. 取指令阶段
(1) 程序计数器PC的内容20(八进制)被装入地 址寄存器AR；
先的数0 。
编辑版pppt
25
5.2.4 存数指令的指令周期
STA指令是一条访问内存存数的指令， 指令周期由三个CPU周期组成，如下图所示。
1. 取指令阶段 (同上)
2. 送操作数地址
在执行阶段的第二个CPU周期中，CPU 完成的动作是把指令寄存器中地址码部分的 形式地址40装到地址寄存器。其中数字40是 操作数地址。
下面详细介绍这些寄存器的功能与结构。
编辑版pppt
8
1. 数据缓冲寄存器（DR）
数据缓冲寄存器用来暂时存放由内存储器 读出的一条指令或一个数据字；反之，当向内 存存入一条指令或一个数据字时，也暂时将它 们存放在数据缓冲寄存器中。 缓冲寄存器的作用是 ： (1) 作为CPU和内存、外部设备之间信息传送
CPU和外围设备交换信息时，我们同样使用 地址寄存器

计算机组成原理第5章课件

计算机组成原理第5章课件
第5章 中央处理器 计算机组成原理
☆ 5.1 CPU的组成和功能 ☆ 5.2 指令周期 ☆ 5.3 时序产生器和控制方式 ☆ 5.4 微程序控制器 ☆ 5.5 硬连线线控制器
5.6 传统CPU
☆ 5.7 流水CPU ☆ 5.8 RISC CPU
5.9 多媒体CPU
5.1 CPU的功能和组成
中央处理器是控制计算机自动完成取出指令和执行指令 任务的部件。它是计算机的核心部件，通常简称为CPU
a＋b＋6－6
第一二三条微指令的二进制编码：0100 10001 10001 1000 0110101010 0110 010001
微程序控制器原理框图
• 微程序控制器主要由控制存储器、微指令寄存器和地址转 移逻辑三大部分组成。 存放由控制存储器读出的一条微指令信息。
分为微地址寄存器和微命令寄存器两部分。
5.4 微程序控制器
➢ 利用软件方法（微程序设计技术）来设计硬件 ➢ 微程序控制的基本思想：
＊把操作控制信号编成 “微指令”，存放到控 制存储器CM中。 ＊当机器运行时，逐条读出微指令，产生全机 所需要的各种操作控制信号，启停相应部件。
5.4 微程序控制器
• 5.4.1 微程序控制原理 • 5.4.2 微程序设计技术
2. 异步控制方式 (2)采用不定长机器周期。
(3)中央控制与局部控制结合。
控制器发出某一操作控制信号后，等待执行部件完成操 作后发“回答”信号，再开始新的操作。
3. 联合控制方式
同步控制和异步控制相结合的方式。
情况（1）：大部分操作序列安排在固定的机器周期中，对某些时间 难以确定的操作则以执行 “回答”信号作为本次操作的结束； 情况（2）：机器周期的节拍脉冲数固定，但是各条指令周期的机器 周期数不固定。

计算机组成原理(李小勇)第五章57节PPT课件

计算机组成原理(李小勇)第五章57节PPT课件

5.7.2流水CPU的结构
非流水CPU
计算机学院体系结构中心
流水CPU
2020/11/6
5.7.2流水CPU的结构
•具有两条以上的指令流水线 •上图中流水线满载时，每一个时钟周期可以执行2条指令 •采用时间和空间并行技术
计算机学院体系结构中心
2020/11/6
5.7.2流水CPU的结构
3.流水线（Pipelining）的分类 按级别分为:
计算机学院体系结构中心
2020/11/6
5.5 硬布线控制器
例3 根据图5.29，写出以下操作控制信号RD（I）、RD （D）、WE（D）、LDPC、LDIR、LDAR、LDDR、PC+1、 LDR2的逻辑表达式。其中每个操作控制信号的含义是： RD（I）—指存读命令 RD（D）—数存读命令 WE（D）——数存写命令 LDPC—打入程序计数器 LDIR—打入指令寄存器 LDAR—打入数存地址寄存器 LDDR—打入数据缓冲寄存器 PC+1—程序计数器加1 LDR2—打入R2寄存器
时间+空间并行
Pentium中采用了超标量流水线技术
计算机学院体系结构中心
2020/11/6
5.7.2 流水CPU的结构
1. 流水计算机的系统组成
存储器体系：主存采用多体 交叉存储器；Cache
流水方式CPU：指令部件、 指令队列、执行部件
指令流水线
指令队列：FIFO
执行部件：可以有多个 采用流水线方式构成的 算术逻辑部件构成，可 以将定点运算部件和浮 点运算部件分开。
指令流水线：取指，译码，取数， 执行。
算术流水线：加法流水线，乘法 流水线，除法流水线等。
处理机流水线（宏流水线）

计算机组成原理第五章(白中英版)PPT课件

计算机组成原理第五章(白中英版)PPT课件

取出CLA指令
算术逻辑单元
ALU
累加器AC
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
指令译码器
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
15
2
第5章 中央处理器 计算机组成原理
5.1 CPU的组成和功能 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 微程序设计技术 5.6 硬布线控制器 5.7 传统CPU
5.8 流水CPU 5.9 RISC CPU 5.10 多媒体CPU 5.11 CPU性能评价
3
5.1 CPU的功能和组成
30 000 006 31 40
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
16
5.2.3 ADD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
取指令 开始 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
17
取出并执行ADD指令
☼ 第一章 计算机系统概论 ☼ 第二章 运算方法和运算器 ☼ 第三章 存储系统 ☼ 第四章 指令系统 ☼ 第五章 中央处理器 ☼ 第六章 总线系统 ☼ 第七章 外围设备 ☼ 第八章 输入输出系统 ☼ 第九章 并行组织

计算机组成原理课件第5章

计算机组成原理课件第5章

时序信号体制

硬布线控制器中，时序信号往往采用主状态周期节拍电位-节拍脉冲三级体制。

在微程序控制器中，时序信号比较简单，一般采 用节拍电位-节拍脉冲二级体制。
30
5.3.2 时序信号产生器

功能：产生时序信号

各型计算机产生时序电路不相同 大、中型计算机的时序电路复杂，微型计算机的时 序电路简单
2.微指令寄存器μIR 作用：用来存放由控制存储器读出的一条微指令信息。 组成：微命令寄存器+微地址寄存器μAR 3.地址转移逻辑 作用：当需要转移时，根据机器指令的操作码字段OP和 状态条件及P字段实现对μAR的修改。 微指令由控制存储器读出后直接给出下一条微指令的地址， 即微地址，这个微地址信息就存放在微地址寄存器中。如果微 程序不出现分支，那么下一条微指令的地址就直接由微地址寄 存器给出。
28
5.3.1 时序产生器作用和体制
组成计算机硬件的器件特性决定了时序信号的基本 体制是电位—脉冲制（以触发器为例）

D为电位输入端，CP（Clock Pulse）为脉冲输入端
R,S为电位输入端

特性方程如下


D=0时，CP上升沿到来时，D触发器状态置0
D=1时，CP上升沿到来时，D触发器状态置1
38
T1 &
0
T2 &
0
T3 &
0
T4 &
0
RD &
WE &
T1
T2
T3
T4
RD
0
WE
0
Q
D
Q
Cr
R
0 T4
& 启动
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ADD R1, R2
；（6）→ R1
；（R1）+（R2）→R2 ； 101 → PC
104
105
STO R2, (R3) ；（R2）→( R3 )
JMP 101
106
6
AND R1, R3
……
100
5.2.2 MOV指令的指令周期
MOV R0, R1
MOV指令的指令周期——取指
MOV指令的指令周期——执行
1个 CPU 周期
ABUS：地址总线 DBUS：数据总线 IBUS：指令总线
1个 CPU 周期 1个 CPU 周期 公操作符号。表示一条指令已执行完毕， CPU取下一条指令或处理外设请求。
play
【例1】下图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程 序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器， DR为数据缓冲寄存器， ALU由加、减控制信号决定完成何种操作，控制 信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例 中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标 字符的线为直通线，不受控制。 (1)“ADD R2 ， R0” 指令完成 (R0)+(R2)→R0 的功能，画出其指令周期流程图 （设指令地址已放入PC中），并列出相应的微操作控制信号序列。 (2)“SUB R1，R3”指令完成(R3)-(R1)→R3的操作，画出其指令期流程图，并列 出相应的微操作控制信号序列。
（Central Processing Unit）
• 5.1.1 CPU的功能 • 5.1.2 CPU的基本组成 • 5.1.3 CPU中的主要寄存器
• 5.1.4 操作控制器与时序产生器
5.1.1 CPU的功能
★ 指令控制
保证机器按程序规定的顺序取出执行 控 制 器
★ 操作控制
CPU产生每条指令对应的操作信号，并把操作信号送往 相应的部件，从而控制这些部件按指令的要求进行动作
1 微命令和微操作
数字计算机可以分为：控制部件和执行部件
–控制器 –运算器、存储器、外围设备(IO设备)
状态线
V
W
微操作
主存 Ready
微操作
运算器
+
﹣
微命令
控制器
控制线
R
IO设备
微操作
控制部件与执行部件通过控制线和反馈信息进行联系。
5.4.1 微命令和微操作
▲ 微命令：控制部件通过控制线向执行部件发出的各种
第5章 中央处理器
☆ ☆ ☆ ☆ ☆
计算机组成原理
5.1 CPU的组成和功能
☆ 5.7 ☆ 5.8
流水CPU
5.2 指令周期
5.3 时序产生器和控制方式
RISC CPU
5.9 多媒体CPU
5.4 微程序控制器
5.5 硬连线线控制器 5.6 传统CPU
5.1 CPU的功能和组成
中央处理器是控制计算机自动完成取出指令和执行指令 任务的部件。它是计算机的核心部件，通常简称为CPU
play
5.2.3
LAD指令的指令周期
LAD R1, 6
一个CPU周期 一个CPU周期 一个CPU周期 开始
取指令 PC+1
装入通用 寄存器
取下条指令 PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
LAD指令的指令周期——执行
play
5.2.4
ADD指令的指令周期
ADD R1, R2
控制命令。
▲ 微操作：执行部件接受微命令后所进行的操作。 ▲ 微操作可分为相容性和相斥性两种。 在同时或同一个CPU周期 内可以并行执行的微操作 不能在同时或同一个CPU 周期内并行执行的微操作
◆ ALU的“+”、“﹣”、“M”（传送）为互斥微
操作。
◆ 通常，只有不同部件上的微操作，才可能相容！
5.4.1 微命令和微操作
IORQ MREQ RD WE T1 T2 T3 T4
启动
启停控制逻辑
MERQ’
停机
IORQ°
MREQ°
RD° WE° T1° T2° T3° T4°
RD’
节拍脉冲和读写时序译码逻辑
IORQ’
WR’
译码产生原始的节拍 脉冲和读写时序信号
环形脉冲发生器
▲
Φ
时钟脉冲源
产生一组有序的间隔相等 或不等的脉冲序列
（1）加法 “ADD R2，R0”
PC→AR 取指 M→DR DR→IR
（2）减法 “SUB R1，R3”
PCo，G，ARi
R/W=R DRo，G，IRi PC→AR M→DR DR→IR
PCo，G，ARi
R/W=R DRo，G，IRi
R2→Y R0→X Y+X→R0
R2o，G，Yi R0o，G，Xi +，G，R0i
◆ 时钟周期 : 通常称为节拍脉冲或T周期。一个CPU周期包含若
干个T周期。（节拍的宽度取决于CPU完成一次基本的微操作的时间 ） 相互关系： 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若干T周期
5条典型指令构成的简单程序
101 MOV R0, R1 ；（R1）→R0
102
103
LAD R1, 6
从时间上来说:
◆ ◆
取指发生在指令周期的第一个CPU周期; 取数发生在后面几个CPU周期，即 “执行指令”阶段。
从空间上来说:
◆ 送指令寄存器IR —指令 ◆
送运算器 — 数据。
5.3.1
时序信号的作用和体制
计算机的协调动作需要时间标志，而时间标志则用时序信号来体现。
•主状态周期（指令周期）： 包含若干个节拍周期，可以用一 个触发器的状态持续时间来表示。 •节拍电位（机器周期）：表示一个CPU 周期的时间，包含若 干个节拍脉冲。 •节拍脉冲（时钟周期）：表示较小的时间单位。
进位触发器 相斥性
多路开关的 控制信号
相斥性
时钟输入
相容性
play
2
微指令和微程序
微指令 ：在一个 CPU 周期中，一组实现一定操作功
能的微命令的组合。
微程序：实现一条机器指令功能的许多条微指令组
成的序列。
1 1、微命令2、 微命令n） 微指令（微命令 完成一组微操作 指令1微程序1微指令2 指令系统＝所有指令； 程序 指令＝微程序； 微指令n 微程序＝若干微指令； 指令2微程序2 微指令＝一组微命令； 指令n微程序n
6. 状态条件寄存器（PSW）
保存由算术和逻辑指令的结果建立的各种条件码
play
5.1.4 操作控制器与时序产生器
• • 操作控制器：在各寄存器之间建立数据通路。 数据通路：寄存器之间传送信息的通路。
•
操作控制器的功能 : 根据指令操作码和时序信号， 产生各种操作控制信号，以便正确地建立数据通 路，从而完成取指令和执行指令的控制。 根据设计方法不同，操作控制器可分为：
判别测试，修改微 地址寄存器内容 a＋ b a ＋ b＋ 6 测试进位 标志Cy a＋b＋6－6
000 100 000 100 001 000 100 001 000 00000 11111 第一条微指令的二进制编码： 010 第三条微指令的二进制编码： 第二条微指令的二进制编码： 00 1001 01 10 0000
提供频率稳定且电平匹配 的方波时钟脉冲信号 ▲ 由石英晶体振荡器组成
节 拍 脉 冲 信 号 CPU周期 CPU周期
5.3.3
1. 同步控制方式
控制方式
控制器的控制方式：控制不同操作序列时序信号的方法。
已定的指令在执行时所需的 CPU周期（机器周期）数和 (1)采用完全统一的机器周期执行 时钟周期数都固定不变。 各种不同的指令。
1. 硬布线控制器 采用时序逻辑技术来实现 2. 微程序控制器 采用存储逻辑来实现
•
•
时序产生器：产生计算机所需要的时序控制信号
5.2 指令周期
• 5.2.1 指令周期的基本概念
• 5.2.2 MOV指令的指令周期
• 5.2.3 LAD指令的指令周期
• 5.2.4 ADD指令的指令周期
• 5.2.5 STO指令的指令周期微命令→源自操作微命令信号都是节拍电位信号
微指令的格式
判别测试标志
＊发出控制全机工作的控制信号。 ＊每一位表示一个微命令。 ＊
用来决定产生下一条 微指令的地址。
“1” —发出微命令； “0” —不发出微命令。
′
′
′
微程序举例——十进制加法
• 在十进制运算时 , 当相加二数之和大于 9 时 , 便产生进位。 而采用BCD码后，当相加的和数大于9时，结果不正确， 必须加6修正后才能得出正确的结果。 取指 •算法：先将和数加6，然后判别结果有无进位： 当Cy＝1，结果不变；当Cy＝0，结果减6。
2. 异步控制方式 (2)采用不定长机器周期。
控制器发出某一操作控制信号后，等待执行部件完成操 作后发“回答”信号，再开始新的操作。
(3)中央控制与局部控制结合。
3. 联合控制方式
同步控制和异步控制相结合的方式。
情况（1）：大部分操作序列安排在固定的机器周期中，对某些时间 难以确定的操作则以执行 “回答”信号作为本次操作的结束； 情况（2）：机器周期的节拍脉冲数固定，但是各条指令周期的机器 周期数不固定。
• 5.2.6 JMP指令的指令周期
• 5.2.7 用方框图语言表示指令周期
5.2 指令周期
• 指令的执行过程
开始
取指令
执行指令
5.2.1 指令周期的基本概念