第10章组合逻辑电路
（1）数字电路分类：①组合逻辑电路（简称组合电路）；②时序逻辑电路（简称时序电路，第10章介绍）。
（2）组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。
（例如：编码器、译码器、全加器等等）
（组合逻辑电路的基本单元电路是门电路，描述组合逻辑电路逻辑功能的方法主要有：逻辑表达式、真值表和工作波形图。）
10.1 组合逻辑电路的分析和设计
10.1.1 组合逻辑电路的分析
组合电路分析：就是根据已知的组合逻辑电路，找出组合电路的输出与输入的关系，指出电路所能实现的逻辑功能。
（电路图已知，求真值表。）
分析步骤：
（1）由逻辑图写出输出端的逻辑表达式；
（2）运用逻辑代数将所得逻辑函数表达式化简或变换；
（3）列出输入输出关系的逻辑状态表（即真值表）；
（4）分析电路的逻辑功能。
（书上206页，例题10-1）
10.1.2 组合逻辑电路的设计
组合电路设计的含义：组合电路的“设计”（或称“综合”）与组合电路的分析方法相反，它是根据要完成的逻辑功能，画出实现该功能的最简逻辑电路。
最简的含义：器件数最少，器件种类最少，连线最少。
组合逻辑电路的设计步骤：
（1）根据逻辑问题的逻辑关系，确定输入变量和输出变量；
（引起事件的原因定为输入变量；事件的结果定为输出变量。）
（2）根据给定的因果关系写出逻辑真值表；
（3）由真值表写出逻辑函数表达式；
（4）根据所用的器件类型，将函数化简，把变量变换成所需要的形式；
（5）根据化简或者变化后的逻辑表达式画出电路图。
注意：在设计当中，应该根据所用门电路的类型来化简逻辑表达式。
（例如：用与非门设计时，应把逻辑函数表达式变换为最简的与非表达式。）
（书上208页，例题10-3、10-4、10-5、10-6）
10.2 常用集成组合逻辑电路
（在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这）几种典型组合逻辑电路的基本结构、工作原理和使用方法。．
10.2.1 编码器
在数字电路中，为了区分一系列不同的事物，将其中的每个事物用一系列逻辑“0”和逻辑“1”按一定规律编排起来，组成不同的代码来表示，这就是编码的含意。）
（1）编码：把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。
（2）编码器：完成编码功能的电路统称为编码器。
1、二进制编码器
n2N n位二进制代码对（1）普通二进制编码器：用个信号进行编码的电路称为二进制编码器。
3线编码器。位二进制编码器的电路图。又称8线—如图10-13所示，为与非门组成的3二进制编码器对输入信号的规定：在任何时刻只允许一路有效输入信号到达编码器的输入端，而不允许有两个①
或两个以上的有效输入信号同时出现在编码器的输入端。YY A、B、C。,3个输出可②由电路图可知，此编码器有8个输入70
A?I?I?I?I?7645?B?I?I?I?I③根据电路图可以得到各个输出的表达式：?7632?C?I?I?I?I?7351（如果我们规定，在任一时刻只能有一路输入端有信号到来，其余输入端均无信号到达。有信号用“1”表示，无Y输入有效）。）所示的逻辑电路可完成八路输入信号的编码（全0为信号用“0”表示。则图10-130④表10-6给出了图10-13所示二进制编码器的的真值表。
YY八路输入信号编码分别为000、001、010、011、100⑤、101、110、111。70
（它用3位二进制代码对8个输入信号进行编码，所以图10-13所示的逻辑电路为3位二进制普通编码器，又称为8线—3线编码器）
（当编码器的输入端输入信号不止一个时，输出为全1，编码器的输出发生混乱。这是因为普通编码器不允许两个及以上的输入信号同时有效的缘故。可在实际应用中，往往有二个输入端或者二个以上的输入端有信号同时到达编码器，因此，普通编码器缺乏实用性。解决的方法是采用优先编码。）
（2）二进制优先编码器（74LS148（T4148）：8线—3线）
①优先编码：所谓优先编码，就是将所有的输入信号按优先顺序进行排队。当几个输入信号同时出现时，只对其中优先级别最高的一个进行编码。实现优先编码的电路称为优先编码器。（也就是说，允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不
予理睬。）
I?I优优先编码器以低电平输入为有效信号，各输入信号按照②74LS148 07II的优先级最低。先级逐渐降低，的优先级最高，07所示。10-14芯片的引脚图如图74LS148③．
1）紧靠四边形的小圆圈表示“低电平为有效信号”。
2）四边形内部标注为引脚功能说明。
3）四边形外部标准为引脚编号。
SS?0时允许编码，芯片工作；：为选通输入端，低电平有效。当4 ）TT Y Y1S?均被封锁，编码被静止。、当时输入、输出及控制引脚SEXT S?1时，输出均被锁定在高电平）（T Y0Y?S?0表示电路工作，但无编码信号输）：为选通输出端，只有当所有的编码输入都为高电平，且时，5SST入，级连时可以扩展优先编码功能。
Y：为优先扩展输出端，级连时可作输出位的扩展端。）6 EX0Y??0S表示电路工作，有编码信号输入时，只要有任何一个编码输入，且EXT SYY可作为高位的编码输出位。）级联应用时，高位片的7端连接起来，高位片的端与低位片的TSEX74LS148芯片的逻辑功能如表10-7所示，为二进制优先编码器的真值表
07对应的二进制码的反码。输出为十进制数码74LS148为二进制优先编码器，其输入输出都是
低电平有效。所以，
I（即0”编码器输出为反码“111”。也就是说，当输入为数码“000例如：数码“0”的二进制码为“”，而74LS1480为0）时，输出为“111”。
IIII引脚的优先级别最低。（要想）都必须接高电平，使其无效，因为有效，其它引脚0071
（需要大家掌握的就是74LS148芯片的逻辑功能、真值表和它的芯片引脚。）
2、二—十进制编码器
（1）常用二—十进制编码
BCDBCD码。码）：用二进制码表示一位十进制码的编码称为二—十进制码（又称BCD码有8421码（8421分别代表位权）如数字5的8421码为“0101常用的”。
BCD码）10-8给出了几种常见的（表其余码制还有2421码，其权值依次为2、4、2、1；余3码，由8421BCD码每个代码加0011得到；格雷码是一种循环码，其特点是任意相邻的两个数码，仅有一位代码不同，其它位相同。
（2）8421BCD编码器
09编成二进制代码的电路。编码器：将十进制的十个数码①8421BCD
10-15所示为8421BCD编码器的框图。如图8421BCD编码器的工作原理与二进制编码器类似。）（II09个数码10 ②由框图可知，此编码器有个输入（对应十进制的10，）90
A、B、C、D。4个输出为BCD码编码器编码表如表10-9所示。
8421A?I?I?I?I?I?91753?B?I?I?I?I?2367③根据表10-9可以得到各个输出的表达式：
?C?I?I?I?I?7654?D?I?I?98II09）编码分别为0000、0001、0010、0011、④0100十路输入信号（数码、0101、0110、0111、1000、90
1001。II）输入信号进行编码，所以二—十进制编码器又称为10//4位二进制代码对10个（线编码器。）4（它用90
09十个数码，最常用的是（实际上四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示
码来对十进制码进行编码。）用8421 4线）74LS147：10线—（3）二—十进制优先编码器（I?I优先编码器以低电平输入为有效信号，各输入信号按照①74LS147
09II的优先级最高，的优先级最低。优先级逐渐降低，09所示。74LS147芯片的引脚图如图10-16②
。1）紧靠四边形的小圆圈表示“低电平为有效信号”）四边形内部标注为引脚功能说明。2 ）四边形外部标准为引脚编号。3
脚为地，第15脚为空脚。4）芯片第16脚为电源，第8 芯片的逻辑功能如表10-10所示，为③74LS147 二—十进制优先编码器的真值表。74LS147芯片的逻辑功能、真（需要大家掌握的就是值表和它的芯片引脚。）BCD优先编码器，其输74LS147为二—十进制8421 入输出都是低电平有效。所以，输出为十进制数码09BCD码的反码。8421 对应的
BCD码为“0000”，而74LS147编码器输出为反码“84211111”。也就是说，当输入为数码“0”例如：数码“0”的I 为0）时，输出为“1111（即”。0IIII有效，其它引脚）都必须接高电平，使其无效，因为引脚的优先级别最低。（要想0091
10.2.2 译码器）译码器的功能：译码是编码的逆过程，即将每个二进制代码赋予的含义翻译出来，给出相应的输出信号。实1（．
现译码操作的电路称为译码器。
（或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示原来含义的电路。）（2）译码器分类
①变量译码器：表示输入变量状态的组合电路，如二进制译码器。
②码制变化译码器：用于一个数据的不同代码之间的相互变换，如二—十进制译码器。
③显示译码器：将数字、文字、符号的代码译成数字、文字、符号的电路。
1、二进制译码器
n2n输入端，它具有二进制译码器：二进制译码器的输入是一组二进制代码，输出则是一组高、低电平信号。（1）个输出端。对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端为无效电平。
（表10-11给出了二进制译码器真值表，这是一个3线—8线的译码器。）
二进制译码器是常用组合逻辑芯片，应用十分广泛，相应的集成译码器产品也较多，按照输入、输出线的多少有二
-四译码器、三-八译码器、四-十六译码器等。可通过74LS138来理解
（2）三—八译码器74LS138 （图10-18给出了74LS138芯片的引脚图）
AAA YY为译码器的输出端。①、为译码器的输入端（又称为地址端）、，02170
自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的 A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。 A ． B A F = B ．0101B B A A F ++= ．0011B A B A F ++=
第六章组合逻辑电路 一、概述 1、组合逻辑电路的概念 数字电路根据逻辑功能特点的不同分为: 组合逻辑电路：指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。 时序逻辑电路：指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。 2、组合逻辑电路的特点 逻辑功能特点：没有存储和记忆作用。 组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。 3、组合逻辑电路的描述 4、组合逻辑电路的分类 按逻辑功能分为：编码器、译码器、加法器、数据选择器等； 按照电路中不同基本元器件分为：COMS、TTL等类型； 按照集成度不同分为：SSI、MSI、LSI、VLSI等。 二、组合逻辑电路的分析与设计方法 1、分析方法 根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能，其基本步骤为： a、根据给定逻辑图写出输出逻辑式，并进行必要的化简； b、列出函数的真值表； c、分析逻辑功能。 2、设计方法 设计思路：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。 基本步骤：分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。 首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0 ，何时取值1) 。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。
三、若干常用的组合逻辑电路 （一）、编码器 把二进制码按一定规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。 n 位二进制代码有n 2种组合，可以表示n 2个信息；要表示N 个信息所需的二进制代码应满足n 2≥ N 。 1、普通编码器 （1）、二进制编码器 将输入信号编成二进制代码的电路。下面以3位二进制编码器为例分析普通编码器的工作原理。 3位二进制编码器的输入为70~I I 共8个输入信号，输出是3位二进制代码012Y Y Y ，因此该电路又称8线-3线编码器。它有以下几个特征： a 、将70~I I 8个输入信号编成二进制代码。 b 、编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。 c 、设输入信号高电平有效。 由此可得3位二进制编码器的真值表如右图所示，那么由真值表可知： 765476542I I I I I I I I Y =+++= 763276321I I I I I I I I Y =+++= 753175310I I I I I I I I Y =+++= 进而得到其逻辑电路图如下：
H a r b i n I n s t i t u t e o f T e c h n o l o g y 组合逻辑电路实验设计 血型匹配情况判断电路 一、实验题目： 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图1中用箭头指示的授受关系。判断输血者与受血者的血型是否符合上述规定，要求用八选一数据选择器（74LS151）及与非门（74LS00）实现。（提示：用两个逻辑变量的4种取值表示输血者的血型，例如00代表A、01代表 B、10代表AB、11代表O。） 图1 二、电路设计： 方案一： 解： 1、题目分析
根据题意，确定有4个输入变量，设为X、Y、M、N；输出变量为P。 其中，用两个逻辑变量X、Y的四中取值表示输血者的血型：00代表A型、01代表B型、10代表AB型、11代表O型。 用另外两个逻辑变量M、N的四种取值表示受血者的血型：00代表A型、01代表B型、10代表AB型、11代表O型。 逻辑输出变量P代表输血者与受血者的血型符合情况：1代表血型符合，0代表血型不符合。 题目中要求用八选一数据选择器（74LS151）及与非门（74LS00）实现电路设计。 2、列写输入与输出变量真值表： 真值表如下图所示 3、逻辑表达式： 根据真值表画出卡诺图：
卡诺图如右图所示： 用八选一数据选择器（74LS151），所以输出逻辑表达式写成最小项和的形式：设X 、Y 、M 为选择变量，X 为高位。 逻辑函数P 的与或标注型表达式： P (X ,Y ,M ,N ) X Y M N X Y M N X Y M N X Y M N X Y M N =+++++ 4、比较表达式： 与标准表达式比较得：267P Nm N m(0,1,3,5)m m =+∑++ 所以，数据选择器中EN=0，0135D D D D N ==== D 2=N ，D 4=0, D 6=D 7=1， 5、逻辑电路图：
第10章组合逻辑电路 一、基本要求 1．掌握组合电路的特点及其分析方法和设计方法； 2．理解几种常用的组合逻辑电路及其中规模器件的功能并掌握使用方法； 3．了解组合逻辑电路中的竟争——冒险现象。 二、阅读指导 1、组合逻辑电路的特点 组合逻辑电路在逻辑功能上的特点是电路任意时刻的输出状态，只取决于该时刻的输入状态，而与该时刻之前的电路输入状态和输出状态无关。 组合逻辑电路在结构上的特点是不含有具有存储功能的电路。可以由逻辑门或者由集成组合逻辑单元电路组成，从输出到各级门的输入无任何反馈线。 组合逻辑电路的输出信号是输入信号的逻辑函数。这样，逻辑函数的四种表示方法，都可以用来表示组合逻辑电路的功能。 2、组合逻辑电路的分析 组合逻辑电路的分析就是根据给定的逻辑电路，通过分析找出电路的逻辑功能，或是检验所设计的电路是否能实现预定的逻辑功能，并对功能进行描述。其一般步骤为：（1）根据逻辑图写出输出逻辑函数表达式 由输入端逐级向后推（或从输出向前推到输入），写出每个门的输出逻辑函数表达式，最后写出组合电路的输出与输入之间的逻辑表达式。有时需要对函数式进行适当的变换，以使逻辑关系简单明了。 （2）列出真值表 列出输入逻辑变量全部取值组合，求出对应的输出取值，列出真值表。 （3）说明电路的逻辑功能 根据逻辑表达式或真值表确定电路的逻辑功能，并对功能进行描述。 3、组合逻辑电路的设计 根据给定的逻辑功能要求，设计出能实现这一功能要求的最简组合逻辑电路，就是设计组合逻辑电路的任务。 在设计组合逻辑电路时，电路的最简是我们追求的目标之一。电路的“最简”含意是指所用器件数最少、器件的品种最少、器件间的连线也最少。 组合逻辑电路设计的一般步骤如下： (1)进行逻辑规定 根据设计要求设计逻辑电路时，首先应分析事件的因果关系，确定输入与输出逻辑变量，并规定变量何时取1何时取0，即所谓逻辑状态赋值。 (2)列真值表并写出逻辑函数式 根据输入、输出之间的因果关系，列出真值表。至此，便将一个具有因果关系的事件表示为逻辑函数，并且是以真值表的形式给出。 真值表中输出为1时所对应的各最小项之和就是输出逻辑函数式。 (3) 对输出逻辑函数式化简
第七章门电路与组合逻辑电路 习题一 一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端 并联 7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（）
第20章习题 门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL 电路多余输入端C 进行处理（只需一种处理方法），Y 1的C 端应接 ，Y 2的C 端应接 ， 解：接地、悬空 S10203G 在F = AB +CD 的真值表中，F =1的状态有( )。 A. 2个 B. 4个 C. 3个 D. 7个 解：D S10203N 某与非门有A 、B 、C 三个输入变量，当B =1时，其输出为( )。 A. 0 B. 1 C. D. AC 解：C S10204B 在数字电路中，晶体管的工作状态为( )。 A. 饱和 B. 放大 C. 饱和或放大 D. 饱和或截止 解：D S10204I 逻辑电路如图所示，其逻辑函数式为( )。 A. B. C. D. 解：C S10204N 已知F =AB +CD ，选出下列可以肯定使F = 0的情况( )。 A. A = 0，BC = 1 B. B = C = 1 C. C = 1，D = 0 D. AB = 0，CD = 0 解：D S10110B 三态门电路的三种可能的输出状态是 ， ， 。 解：逻辑1、逻辑0、高阻态 S10214B 逻辑图和输入A ，B 的波形如图所示，分析当输出F 为“1”的时刻应是( )。 A. t 1 B. t 2 C. t 3 解：A Y
S10211I 图示逻辑电路的逻辑式为( )。 A. B. C. 解：B S10212I 逻辑电路如图所示，其功能相当于一个( )。 A. 门 B. 与非门 C. 异或门 解：C S10216B 图示逻辑电路的逻辑式为( )。 A. A +B B. C. AB + 解：C S10217B 逻辑图如图（a ）所示，输入A 、B 的波形如图（b ），试分析在t 1瞬间输出F 为( )。 A. “1” B. “0” C. 不定 解：B S10218B 图示逻辑符号的逻辑状态表为( )。 A. B. C. 解：B
第九章 门电路及组合逻辑电路 一、填空题 1、模拟信号的特点是在 和 上都是 变化的。（幅度、时间、连续） 2、数字信号的特点是在 和 上都是 变化的。（幅度、时间、不连续） 3、数字电路主要研究 与 信号之间的对应 关系。（输出、输入、逻辑） 4、最基本的三种逻辑运算是 、 、 。（与、或、非） 5、逻辑等式三个规则分别是 、 、 。（代入、对偶、反演） 6、逻辑函数常用的表示方法有 、 和 。（真值表、表达式、卡诺图、逻辑图、波形图五种方法任选三种即可） 7、半导体二极管具有 性，可作为开关元件。（单向导电） 8、半导体二极管 时，相当于短路； 时，相当于开路。（导通、截止） 9、半导体三极管作为开关元件时工作在 状态和 状态。（饱和、截止） 10、在逻辑门电路中，最基本的逻辑门是 、 和 。（与门、或门、非门） 11、与门电路和或门电路具有 个输入端和 个输出端。（多、一） 12、非门电路是 端输入、 端输出的电路。（单、单） 13、根据逻辑功能的不同特点，逻辑电路可分为两大类： 和 。（组合逻辑电路、时序逻辑电路） 14、组合逻辑电路主要是由 、 和 三种基本逻辑门电路构成的。（与门、或门、非门） 15、（1）2(10011011)(= 8)(= 16) 答：233、9B （2）16()(AE = 2)(= 8) 答：10101110、256 （3）()125(10= 2) （4）()375.13(10= 2) 答：（1）1111101（2）1101.011 二、判断题 1、十进制数74转换为8421BCD 码应当是BCD 8421)01110100(。 （√） 2、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（╳） 3、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。（╳）
实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图
组合逻辑电路的设计 一．实验目的 1、加深理解组合逻辑电路的工作原理。 2、掌握组合逻辑电路的设计方法。 3、掌握组合逻辑电路的功能测试方法。二．实验器材 实验室提供的芯片：74LS00与非门、74LS86异或门，74LS54与或非门，实验室提供的实验箱。 三．实验任务及要求 1、设计要求 (1)用与非门和与或非门或者异或门设计一个半加器。 (2)用与非门和与或非门或者异或门设计一个四位奇偶位判断电路。 2、实验内容 (1)测试所用芯片的逻辑功能。 (2)组装所设计的组合逻辑电路，并验证其功能是否正确。 三．实验原理及说明 1、简述组合逻辑电路的设计方法。 (1) 分析实际情况是否能用逻辑变量来表示。 (2) 确定输入、输出逻辑变量并用逻辑变量字母表示，作出逻辑规定。 (3) 根据实际情况列出逻辑真值表。 (4) 根据逻辑真值表写出逻辑表达式并化简。 (5) 画出逻辑电路图，并标明使用的集成电路和相应的引脚。 (6) 根据逻辑电路图焊接电路，调试并进一步验证逻辑关系是否与实际情况相符。2、写出实验电路的设计过程，并画出设计电路图。 (1) 半加器的设计如果不考虑有来自低位的进位将两个1 位二进制数相加。 A、B是两个加数，S是相加的和，CC是向高位的进位。 逻辑表达式 S=AB+AB=A? B CC=AB (2) 设计一个四位奇偶位判断电路。当四位数中有奇数个1 时输出结果为1;否则为0。 A, B, C, D分别为校验器的四个输入端，丫时校验器的输出端
逻辑表达式 Y=ABC'D'+A'BCD'+A'B'CD 'A'B'C'D+ABCD+A 'D+AB '+ABCD =(A ? B) ? (C ? D) 四?实验结果 1、列出所设计电路的MULTISM 仿真分析结果。 (1)半加器的设计，1-A 被加数,2-B 加数,XMMI (和数S )XMM (进位数CO A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 A B c D 输出Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 ；： r P1A… : ； — Vi.c 一隔 .... 74LSM0 (2)设计一个四位奇偶位判断电路 VCC 二 UJU. iEX - 74 L SOOD
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案？ 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。 4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信 号的状态验证真值表。 2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。 规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。试用与非门设计判断得奖的电路。（请按照设计步骤独立完成之） 五、实验报告要求： 1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。 2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。 3．总结中规模集成电路的使用方法及功能。
第六章几种常用的组合逻辑电路 一、填空题 1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。 2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种 功能的电路称为编码器。一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。对于优先编码器，当输入有多个低电平时，则。 3、（8-3易，中）译码是的逆过程，它将转换成。译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。n 个输入端最多可有个输出端。 4、（8-2易）74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。 5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。 6、（8-4中）译码显示电路由显示译码器、和组成。 7.（8-4易）译码器分成___________和___________两大类。 8.（8-4中）常用数字显示器有_________,_________________,____________等。 9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。 10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。 11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。 12.（8-4中）发光二极管正向工作电压一般为__________。为了防止二极管过电流而损坏，使用时在每个二极管支路中应______________。 13.（8-3中）单片机系统中，片内存储容量不足需要外接存储器芯片时，可用_________作高位地址码。 14.（8-3中）数字系统中要求有一个输入端，多个数据输出端，可用_________输入端作为
第十六章 门电路和组合逻辑电路 一 选择题 1、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 2、时序逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的 状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于 电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入 信号无关。 D 、以上均不正确。 3、数据选择器的地址输入端有2个时，最多可以有（ ）个数据信号 输入。 A 、1 B 、2 C 、4 D 、8 4、数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输入。 A 、4 B 、6 C 、8 D 、16 5、组合逻辑电路中，以下说法正确的是（ ）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。 D 、以上均不正确。 6、下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。 A 、或非门 B 、与非门 C 、异或门 D 、OC 门 7、数据选择器有10个数据信号输入端时，至少得有（ ）个地址输入端。 A 、2 B 、3 C 、4 D 、5 8、以下哪个电路不是组合逻辑电路（ ）。 A 、编码器 B 、计数器 C 、译码器 D 、加法器
9、下列逻辑表达式正确的是（ ）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 10、衡量集成逻辑电路优劣的因数是用它的：（ ） A ．增益×带宽； B ．传输延迟时间×功耗； C ．扇出系数×传输延迟时间； D ．噪声容限×功耗。 11、以下诸论述中，唯一正确的是：（ ） A ．可以用OC 门构成电平变换电路； B ．ECL 门电路主要用于集成度要求高的场合； C ．CM0S 器件不可以和TTL 器件兼容； D ．CMOS 器件的电源电压使用范围特别小，对电源的准确性要求严格． 12、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（ ） A ．让它们开路； B ．让它们通过电阻接最高电平（例如电源电压）； C ．让它们接地，或接电源的最低电平； D ．让它们和使用中的输入端并接。 13、 以下表达式中符合逻辑运算法则的是（ ） A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 14、 当逻辑函数有n 个变量时，共有（ ）个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15、. 逻辑函数的表示方法中具有唯一性的是（ ） A .真值表 B.表达式 C.逻辑图 D.卡诺图 16、F=A B +BD+CDE+A D=（ ） A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 二 填空题 1.电子电路按功能可分为 电路和 电路。 2.根据电路的结构特点及其对输入信号响应规则的不同，数字电路可分为 和 。 3.数字电路的分析方法主要用 、功能表、 、波形图。 4.数字信号是一系列时间和数值都 的信号。 5.在数字电路中有两种数字逻辑状态分别是逻辑 和逻辑 。 6.逻辑函数F=)(B A A ⊕⊕ =
组合逻辑电路实验报告
图6-1：O型静态险象 如图6-1所示电路 其输出函数Z=A+A，在电路达到稳定时，即静态时，输出F 总是1。然而在输入A变化时（动态时）从图6-1（b）可见，在输出Z的某些瞬间会出现O，即当A经历1→0的变化时，Z出现窄脉冲，即电路存在静态O型险象。 进一步研究得知，对于任何复杂的按“与或”或“或与”函数式构成的组合电路中，只要能成为A+A或AA的形式，必然存在险象。为了消除此险象，可以增加校正项，前者的校正项为被赋值各变量的“乘积项”，后者的校正项为被赋值各变量的“和项”。 还可以用卡诺图的方法来判断组合电路是否存在静态险象，以及找出校正项来消除静态险象。 实验设备与器件 1．+5V直流电源 2．双踪示波器 3．连续脉冲源 4．逻辑电平开关 5．0-1指示器
（3）根据真值表画出逻辑函数Si、Ci的卡诺图 （4）按图6-5要求，选择与非门并接线，进行测试，将测试结果填入下表，并与上面真值表进行比较逻辑功能是否一致。 4．分析、测试用异或门、或非门和非门组成的全加器逻辑电路。 根据全加器的逻辑表达式
全加和Di =（Ai⊕Bi）⊕Di-1 进位Gi =（Ai⊕Bi）·Di-1+Ai·Bi 可知一位全加器可以用两个异或门和两个与门一个或门组成。（1）画出用上述门电路实现的全加器逻辑电路。 （2）按所画的原理图，选择器件，并在实验箱上接线。（3）进行逻辑功能测试，将结果填入自拟表格中，判断测试是否正确。 5．观察冒险现象 按图6-6接线，当B=1，C=1时，A输入矩形波（f=1MHZ 以上），用示波器观察Z输出波形。并用添加校正项方法消除险象。
第九章门电路及组合逻辑电路 一、填空题 1、 模拟信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、连续） 2、 数字信号的特点是在 ______ 和 ______ 上都是 __________ 变化的。（幅度、时间、不连续） 3、 数字电路主要研究 ______ 与 ______ 信号之间的对应 ________ 关系。（输出、输入、逻辑） 4、 最基本的三种逻辑运算是 _______ 、 ________ 、 _________ 。（与、或、非） 5、 逻辑等式三个规则分别是 _______ 、 ________ 、 _________ 。（代入、对偶、反演） 6 逻辑函数常用的表示方法有 _________ 、 ________ 和 __________ o （真值表、表达式、卡诺图、逻 辑图、波形图五种方法任选三种即可） 7、 半导体二极管具有 ______ 性，可作为开关元件。（单向导电） 8、 半导体二极管 __________ 时，相当于短路； ______ 时，相当于开路。（导通、截止） 9、 半导体三极管作为开关元件时工作在 __________ 状态和 ___________ 状态。（饱和、截止） 10、 在逻辑门电路中，最基本的逻辑门是 _____ 、 ______ 和 ______ o （与门、或门、非门） 11、 与门电路和或门电路具有 _____ 个输入端和 _____ 个输出端。（多、一） 12、 非门电路是 ___ 端输入、 _______ 端输出的电路。（单、单） 13、 根据逻辑功能的不同特点，逻辑电路可分为两大类： _________ 和 ________ 。（组合逻辑电路、 、判断题 1、十进制数74转换为8421BC ［码应当是（01110100） 8421 BCD 。 （V ） 2、 十进制转换为二进制的时候，整数部分和小数部分都要采用除 2取余法。（X ） 3、 若两个函数相等，贝尼们的真值表一定相同；反之，若两个函数的真值表完全相同，贝U 这两个 函数未必相等。（X ） 4、 证明两个函数是否相等，只要比较它们的真值表是否相同即可。 （V ） 时序逻辑电路） 14、组合逻辑电路主要是由 ____ 、 ____ 和 15、 (1) (10011011)2 ( )8 ( (2) (AE )16 ( ) 2 ( )8 (3) (125)10 ( ) 2 (4) (13.375)10 ( ）2 答：（1） _三种基本逻辑门电路构成的。（与门、或门、非门） ）16 答：233、9B 答：10101110 256 1111101 （2） 1101.011
（ 有些题答案错了 ）自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的 A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲
12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321 E E E 取值为 时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。 A ． B A F = B ．0101B B A A F ++= ．0011B A B A F ++= 17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A ＞B 分别为 。 A ．010 B ．001 C ．100 D ．011 18．实现两个四位二进制数相乘的组合电路，应有 个输出函数。 A ． 8 B ．9 C ．10 D ．11 19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。 A ．2 B ．3 C ．4 D ．5 20．在图中，能实现函数C B B A F +=的电路为 。 （a ） （b ） （c ） 图 A ．电路 （a ） B ．电路（b ） C ．电路（c ） D ．都不是 习 题 1．分析图所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。 图 解： CO =AB +BC +AC AC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（
电子信息工程晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C，三类，A,类的优先级最高，B 类次之，C类最低。到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的同时到达时，对优先级最高的先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表到
实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数字
20章 组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题 十二、[共8分]两个输入端的与门、 或门和与非门的输入波形如图 12 所示， 试画出其输出信号的波形。 解： 设与门的输出为F 1， 或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？ 答案 与非门当反相器使用时，把多余输入端接高电平 或非门当反相器使用时，把多余输入端接低电平 A B F 1F 2F 3 (a) (b)
异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。 答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽， 有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。 答案 二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于 开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、 若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。 20-0008、将2004个“1”异或起来得到的结果是（ ）。 20-0009、是8421BCD 码的是（ ）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（ ）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （ ）。 A 、A B B 、AB C 、B A + D 、A+B
一．目的 由逻辑图得出逻辑功能 二．方法（步骤） 1．列逻辑式： 由逻辑电路图列输出端逻辑表达式； （由输入至输出逐级列出） 2．化简逻辑式： 代数法、卡诺图法； （卡诺图化简步骤保留） 3．列真值表： 根据化简以后的逻辑表达式列出真值表；4．分析逻辑功能(功能说明)： 分析该电路所具有的逻辑功能。 （输出与输入之间的逻辑关系）； （因果关系） （描述函数为1时变量取值组合的规律） 技巧：先用文字描述真值表的规律（即叙述函数值为1时变量组合所有的取值），然后总结归纳电路实现的具体功能。 5．评价电路性能。 三．思路总结：
四．注意： 关键：列逻辑表达式； 难点：逻辑功能说明 1、逻辑功能不好归纳时，用文字描述真值表的规律。（描述函数值为1时变量组合所有的取值）。 2、常用的组合逻辑电路。 （1）判奇（偶）电路； （2）一致性（不一致性）判别电路； （3）相等（不等）判别电路； （4）信号有无判别电路； （5）加法器（全加器、半加器）； （6）编码器、优先编码器； （7）译码器； （8）数值比较器； （9）数据选择器； （10）数据分配器。 3、多输出组合逻辑电路判别： 1）2个输出时考虑加法器:2输入半加；3输入全加。 2)4输出时考虑编码器：4输入码型变换；编码器。
五．组合逻辑电路分析实例 例1 电路如图所示，分析电路的逻辑功能。 A B Y 解： （1）写出输出端的逻辑表达式：为了便于分析可将电路自左至右分三级逐级写出Z 1、Z 2、Z 3和Y 的逻辑表达式为： 321 3121Z Z Y BZ Z AZ Z AB Z ==== （2）化简与变换：将Z 1、Z 2、和Z 3代入到公式Y 中进行公式化简得： B A B A BZ AZ BZ AZ Z Z Z Z Y +=+=+=+==11113232 （3）列出真值表：根据化简以后的逻辑表达式列出真值表如表所示。
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动
态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为