17-存储器及其接口(一)
- 格式：pptx
- 大小：7.79 MB
- 文档页数：53
文档推荐
-
第五章 存储器接口(最新)页数:78
-
存储器基本原理和接口页数:52
-
存储器及其接口页数:10
-
17-存储器及其接口(一)页数:53
-
存储器接口页数:25
-
7-存储器接口设计页数:33
-
最新存储器及其接口页数:12
下载文档原格式
合集下载
微机原理与接口技术清华大学出版社北京交通大学出版社制作
1.2.2 微型计算机系统组成及其功能 完整的微型计算机系统组成框架如图1-2所示。 硬件系统是由电子部件和机电装置所组成的计算机实
体；软件是为运行、管理和维护计算机系统或为实现某一 功能而编写的各种程序的总和及其相关资料。
软件由系统软件和应用软件组成。系统软件简化了计 算机操作，支持应用软件的运行并提供服务，包括操作系 统、实用程序和语言处理程序等；应用软件是为用户解决 某种应用问题的程序及有关的文件和资料。
取整数位1
0.625×2＝1.25
取整数位1
0.25×2＝0.5
取整数位0
0.5×2＝1.0
取整数位1
转换后的结果为：(0.8125)10＝(0.1101)2 同理，十进制转换为十六进制可采用“除16倒取余”或“乘
16顺取整”的方法。
25
第1章
微型计算机基础知识
（2）二进制、十六进制数转换为十进制数：按照“将位 权展开求和”的方法就可以得到。 【例1.3】将二进制数(100101.101)2 转换为十进制数，过程 如下： (100101.101)2＝1×25＋1×22＋1×20＋1×2－1＋1×2－3
12
第1章
微型计算机基础知识
（5）主频：也称时钟频率，单位为MHz（兆赫），决定 微机的处理速度。 （6）主存容量：主存储器中RAM和ROM的总和。 （7）可靠性：计算机在规定的时间和工作条件下正常工 作不发生故障的概率。 （8）兼容性：计算机的硬件和软件可用于其他多种系统 的性能。 （9）性能价格比：衡量计算机产品优劣的综合性指标， 包括计算机的硬软件性能与售价的关系。
1．数的原码、反码、补码表示 （1）原码：正数的原码将其符号位置“0”，负数的原码将 其符号位置“1”，其余各位按照通常的方法来表示。 （2）反码：正数的反码与其原码相同，负数的反码为其原 码除符号位以外的各位按位取反。 （3）补码：正数的补码与其原码相同，负数的补码为其反 码在最低位加1。引入补码可以将减法运算化成加法运算， 从而简化机器的控制线路，提高运算速度。
体；软件是为运行、管理和维护计算机系统或为实现某一 功能而编写的各种程序的总和及其相关资料。
软件由系统软件和应用软件组成。系统软件简化了计 算机操作，支持应用软件的运行并提供服务，包括操作系 统、实用程序和语言处理程序等；应用软件是为用户解决 某种应用问题的程序及有关的文件和资料。
取整数位1
0.625×2＝1.25
取整数位1
0.25×2＝0.5
取整数位0
0.5×2＝1.0
取整数位1
转换后的结果为：(0.8125)10＝(0.1101)2 同理，十进制转换为十六进制可采用“除16倒取余”或“乘
16顺取整”的方法。
25
第1章
微型计算机基础知识
（2）二进制、十六进制数转换为十进制数：按照“将位 权展开求和”的方法就可以得到。 【例1.3】将二进制数(100101.101)2 转换为十进制数，过程 如下： (100101.101)2＝1×25＋1×22＋1×20＋1×2－1＋1×2－3
12
第1章
微型计算机基础知识
（5）主频：也称时钟频率，单位为MHz（兆赫），决定 微机的处理速度。 （6）主存容量：主存储器中RAM和ROM的总和。 （7）可靠性：计算机在规定的时间和工作条件下正常工 作不发生故障的概率。 （8）兼容性：计算机的硬件和软件可用于其他多种系统 的性能。 （9）性能价格比：衡量计算机产品优劣的综合性指标， 包括计算机的硬软件性能与售价的关系。
1．数的原码、反码、补码表示 （1）原码：正数的原码将其符号位置“0”，负数的原码将 其符号位置“1”，其余各位按照通常的方法来表示。 （2）反码：正数的反码与其原码相同，负数的反码为其原 码除符号位以外的各位按位取反。 （3）补码：正数的补码与其原码相同，负数的补码为其反 码在最低位加1。引入补码可以将减法运算化成加法运算， 从而简化机器的控制线路，提高运算速度。
存储器接口 (2)
地把双端口RAM看作是本地RAM一样进行访问，不 仅方便了软件设计,还大大地提高了系统的工作 效率。
二、半导体存储器的主要性能指标 主要从一下几方面考察： 1、存储容量 2、速度 3、功耗 4、集成度 5、可靠性
三、存储芯片的组成
1、地址译码器：接收来自CPU的N位地址信息， 经译码后产生2的N次方个地址选择信号对片内 寻址。
/CS=0,/OE=0时为读; /CS=0,/WE=0时为写。 /WE和/OE分别接CPU的/WR和/RD信号。
2、存储器与CPU数据总线的连接 根据存储器结构选择连接CPU的数据总线。
6.3 主存储器接口
主存储器的类型不同，则接口不同。以 EPROM、SRAM、DRAM为例分别介绍。
一、EPROM与CPU的接口 目前广泛使用的典型EPROM芯片有Intel公
（1）Tc=总容量/N×8/M＝128K/8K×8/8 ＝16片
（2）Tc＝128K/8K×16/8＝32片
6.2存储器接口技术
一、存储器接口中应考虑的问题
1、存储器与CPU的时序配合
几个问题： （1）什么是总线周期？（2）什么 是时钟周期？（3）什么是T状态？（4）如何实 现二者之间的时序配合？（5）设计产生等待信 号电路应注意那些问题？（见图6－3）
2、如何完成寻址功能？
要完成寻址功能必须具备两种选择：
（1）片选：即首先要从众多存储器中，选中要 进行数据传输的某一存储器芯片，称为片选。一 般由接口电路中的端口译码产生。
（2）字选：然后从该芯片内选择出某一存储单 元，称为字选。由存储器内部的译码电路完成。
3、片选控制的译码方法
常用方法有：线选法、全译码法、部分译码法、 混合译码法等。
或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出
微机原理与嵌入式接口技术存储器及其扩展
存储器及其扩展
存储器：用于存储数 据和程序的硬件设备
分类：按存储介质可 分为半导体存储器和
磁存储器
半导体存储器：基于 半导体器件的存储器，
如RAM、ROM等
磁存储器：基于磁性 材料的存储器，如硬
盘、磁带等
按存取方式可分为随 机存取存储器（RAM）
和顺序存取存储器 （SAM）
按存储容量可分为大 容量存储器和小容量
存储器扩展软件： 如内存管理软件， 用于管理存储器的 分配和使用
存储器类型： RAM、ROM、
Flash等
存储器管理： 内存分配、内 存回收、内存
保护等
存储器扩展： 使用外部存储 用率、减少存 储器访问时间
等
微机接口技术
01
02
微机接口：微处理器与外部设备之间的 连接和通信技术
制等方面。
定义：嵌入式系统是一种专用计算 机系统，它以应用为中心，以计算 机技术为基础，软硬件可裁剪，适 用于各种应用场合。
嵌入式系统的核心是嵌入式处理器， 它包括微处理器、微控制器、数字 信号处理器等。
添加标题
添加标题
添加标题
添加标题
特点：嵌入式系统具有实时性、可 靠性、低功耗、小型化、智能化等 特点，广泛应用于工业控制、医疗 设备、汽车电子、航空航天等领域。
存储器
按存储结构可分为线 性存储器和非线性存
储器
按存储速度可分为高 速存储器和低速存储
器
存储器的基本 结构：由存储 单元、地址译 码器、数据输 入输出电路等
组成
存储器的读写 原理：通过地 址译码器将地 址信号转换为 存储单元的选 通信号，然后 对存储单元进
行读写操作
存储器的扩展 方法：通过增 加存储单元的 数量、提高存 储单元的密度 等方式进行扩
第5章存储器原理与接口修改
元进行读／写操作。
地址选择电路
片选信号用以实现芯片 的选择。读/写控制电路 则用来控制对芯片的读/ 写操作。
控制信息的读出与写 入（包含对I/O信号 的驱动及放大处理功 能 ）。
I/O电路
微机原理与接口技术——第5章 存储器原理与接口
9
5.3 主存储器及存储控制
主存储器及控制
典型的RAM内部结构示意图
微机原理与接口技术——第5章 存储器原理与接口
11
静态随机存取存储器SRAM
典型存储器——静态RAM存储器芯片Intel 2114
主存储器及控制
A6 A5 A4 A3 A0 A1 A2
CS GND
引脚图
1 18 2 17 3 16 4 15 5 14 6 13 7 12 8 11 9 10
（1）外部结构
SAM
FIFO（先进先出存储器）——主要用做各种队列电路和多级缓冲器 CCD（电荷耦合器件）——串行存储器，存取时间与位置有关
微机原理与接口技术——第5章 存储器原理与接口
6
5.2 多层存储结构概念
多层存储结构
Cache－主存层次：解决 CPU与主存的速度上的差距
主存－辅存层次：解决存储的大 容量要求和低成本之间的矛盾
微机原理与接口技术——第5章 存储器原理与接口
3
5.1 存储器的分类
存储器分类
按构成存储器的器件和存储介质分类
磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和 其它磁表面存储器以及光盘存储器等。
按存储器存取方式分类
随机存取存储器RAM（Random Access Memory） 只读存储器ROM （Read-Only Memory） 串行访问存储器 SAS（Serial Access Storage）
地址选择电路
片选信号用以实现芯片 的选择。读/写控制电路 则用来控制对芯片的读/ 写操作。
控制信息的读出与写 入（包含对I/O信号 的驱动及放大处理功 能 ）。
I/O电路
微机原理与接口技术——第5章 存储器原理与接口
9
5.3 主存储器及存储控制
主存储器及控制
典型的RAM内部结构示意图
微机原理与接口技术——第5章 存储器原理与接口
11
静态随机存取存储器SRAM
典型存储器——静态RAM存储器芯片Intel 2114
主存储器及控制
A6 A5 A4 A3 A0 A1 A2
CS GND
引脚图
1 18 2 17 3 16 4 15 5 14 6 13 7 12 8 11 9 10
（1）外部结构
SAM
FIFO（先进先出存储器）——主要用做各种队列电路和多级缓冲器 CCD（电荷耦合器件）——串行存储器，存取时间与位置有关
微机原理与接口技术——第5章 存储器原理与接口
6
5.2 多层存储结构概念
多层存储结构
Cache－主存层次：解决 CPU与主存的速度上的差距
主存－辅存层次：解决存储的大 容量要求和低成本之间的矛盾
微机原理与接口技术——第5章 存储器原理与接口
3
5.1 存储器的分类
存储器分类
按构成存储器的器件和存储介质分类
磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和 其它磁表面存储器以及光盘存储器等。
按存储器存取方式分类
随机存取存储器RAM（Random Access Memory） 只读存储器ROM （Read-Only Memory） 串行访问存储器 SAS（Serial Access Storage）
单片机原理及其接口技术
单片机原理及其接口技术单片机（Microcontroller）是一种集成了微处理器、存储器和输入输出功能的微型计算机系统，广泛应用于各种电子设备中。
它具有体积小、功耗低、成本低、易于编程等特点，因此在嵌入式系统中得到了广泛的应用。
本文将介绍单片机的基本原理及其接口技术。
首先，单片机的基本原理是指其内部的微处理器、存储器和输入输出功能。
微处理器是单片机的核心部件，负责执行各种指令和数据处理。
存储器用于存储程序和数据，包括只读存储器（ROM）和随机存储器（RAM）。
输入输出功能则包括各种接口和端口，用于与外部设备进行通信和控制。
单片机的接口技术是指单片机与外部设备进行通信和控制的方法和技术。
常见的接口技术包括并行接口、串行接口、模拟接口和数字接口等。
其中，并行接口可以同时传输多位数据，适用于高速数据传输；串行接口则逐位传输数据，适用于远距离通信和数据存储；模拟接口用于连接模拟传感器和执行模拟控制，而数字接口则用于连接数字设备和执行数字控制。
在实际应用中，单片机的接口技术通常需要根据具体的应用需求进行选择和设计。
例如，对于需要高速数据传输的应用，可以选择并行接口或者高速串行接口；对于需要远距离通信的应用，可以选择低速串行接口或者无线通信接口；对于需要连接模拟传感器和执行模拟控制的应用，可以选择模拟接口；对于需要连接数字设备和执行数字控制的应用，可以选择数字接口。
总之，单片机是一种集成了微处理器、存储器和输入输出功能的微型计算机系统，具有体积小、功耗低、成本低、易于编程等特点，广泛应用于各种电子设备中。
其接口技术包括并行接口、串行接口、模拟接口和数字接口等，需要根据具体的应用需求进行选择和设计。
希望本文能够对单片机的原理及其接口技术有所帮助。
存储器概述
EEPROM芯片2864A
N13根地址线A12～A0 8 根 数 据 线 I/O7 ～
I/O0 片选CE*
读写OE*、WE*
A12 2 A7 3 A6 4 A5 5 A4 6 A3 7 A2 8 A1 9 A0 10 I/O0 11 I/O1 12 I/O2 13 GND 14
动态RAM DRAM 4116 DRAM 2164
1 静态RAM
SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵
SRAM芯片6264 NC 1 A12 2
A7 3
存储容量为8K×8
A6 4 A5 5
28个引脚：
A4 6
13根地址线A12～A0 8根数据线D7～D0
Infineon(英飞菱)的内存条结构剖析
1、PCB板 下图是Infineon原装256MB DDR266，采用单面8颗粒TSOP封装。
2、金手指 这一根根黄色的接触点是内存与主板内存槽接触的部分，数据就是靠它们来传输的，通
常称为金手指。
3、内存芯片（颗粒）内存的芯片就是内存的灵魂所在，内存的性能、速度、容量都是由内 存芯片决定的。
只读存储器ROM
掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；
并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在
线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的
EEPROM，但只能按块（Block）擦除
28 Vcc 27 A14 26 A13 25 A8
24 A9 23 A11 22 OE 21 A10 20 CE 19 D7 18 D6 17 D5 16 D4 15 D3
存储器接口类型
存储器接口类型存储器接口类型可分为：异步存储器接口和同步存储器接口两大类型。
异步存储器接口类型是最常见的，也是我们最熟知的，MCU一般均采用此类接口。
相应的存储器有：SRAM、Flash、NvRAM…等，另外许多以并行方式接口的模拟/数字I/O器件，如A/D、D/A、开入/开出等，也采用异步存储器接口形式实现。
同步存储接口相对比较陌生，一般用于高档的微处理器中，TI DSP中只有C55x和C6000系列DSP包含同步存储器接口。
相应的存储器有：同步静态存储器：SBSRAM和ZBTSRAM，同步动态存储器：SDRAM，同步FIFO等。
SDRAM可能是我们最熟知的同步存储器件，它被广泛用作PC机的内存。
C2000、C3x、C54x系列DSP只提供异步存储器接口，所以它们只能与异步存储器直接接口，如果想要与同步存储器接口，则必须外加相应的存储器控制器，从电路的复杂性和成本的考虑，一般不这么做。
C55x、C6000系列DSP不仅提供了异步存储器接口，为配合其性能还提供了同步存储器接口。
C55x和C6000系列DSP的异步存储器接口主要用于扩展Flash和模拟/数字I/O，Flash 主要用于存放程序，系统上电后将Flash中的程序加载到DSP片内或片外的高速RAM中，这一过程我们称为BootLoader同步存储器接口主要用于扩展外部高速数据或程序RAM，如SBSRAM、ZBTSRAM或SDRAM等。
如何设计DSP系统的外部存储器电路，即DSP如何正确地与各种类型的存储器芯片接口。
是存储器设计中的难点。
另外，在DSP外部存储器电路设计中经常会遇到下列一些问题：1.DSP提供的外部存储器接口信号与存储器芯片所需要的接口信号不完全一致，某些DSP支持多种数据宽度的访问，如8/16/32位数据宽度等，存储器电路中如何实现?2.数据线、地址线在PCB布线时，为了走线方便，经常会进行等效交换，哪些存储器可以作等效交换、哪些不行?异步存储器：Flash对于flash，读操作与SRAM相同，擦除和写入操作以命令序列形式给出，厂商不同，命令序列可能稍有不同写入命令序列后，Flash自动执行相应操作，直到完成，随后自动转为读状态。
微机接口ppt课件第6章微型计算机中的存储器
程写入。 2021/8/17
42
电可擦除可编程只读存储器EEPROM （Electrically EPROM）：与EPROM类似， 只是使用电信号进行擦除，比EPROM更为 方便。
闪速存储器（Flash Memory）：新型的 半导体存储器，具有非易失性、电擦除 性和高可靠性。
2021/8/17
2021/8/17
19
计算地址范围的方法是： 译码器的输入信号（A19~A13）为0011111
（高7位地址）， 低13位地址（A12~A0）可以是全0到全1之间。
2021/8/17
20
2021/8/17
图6-4 6264的全地址译码连接
21
只将系统总线的部分高位地址线作为译码器 的输入，从而得到存储器芯片地址范围的译 码连接方式称为部分地址译码连接。
每个存储矩阵由7条行地址线和7条列地址线 选择相应的存储单元。
7条行地址线经过译码器产生128条行选择线， 可选择128行；
7条列地址线经过译码器产生128条列选择线， 可选择128列。
2021/8/17
28
2021/8/17
29
2．动态RAM 2164的工作过程
2021/8/17
30
2021/8/17
2021/8/17
24
1．2164的引脚及内部结构
2164是一个64K×1位的动态RAM芯片 其引脚包含8条地址线A0~A7 数据输入端DIN，数据输出端DOUT 行地址选通RAS，列地址选通CAS 写允许端WE（高电平时为数据读出，低
电平时为数据写入），如图6-6所示。
2021/8/17
由于16K=214，故每个芯片有14位地址线，8 条数据线。
存储器
外存平均访问时间ms级: 硬盘 9~10ms 光盘 80~120ms 内存平均访问时间ns级: SRAM Cache1 ~ 5ns SDRAM内存 7~15ns EDO内存 60~80ns EPROM存储器 100~400ns
5.1.3 半导体存储器芯片的结构
地 址 寄 存 地 址 译 码
存储体
– – – – – – 8根地址线 A7～A0 1根数据输入线 DIN 1根数据输出线 DOUT 行地址选通 RAS* 列地址选通 CAS* 读写控制 WE*
NC DIN WE* RAS* A0 A2 A1 GND
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
VSS CAS* DOUT A6 A3 A4 A5 A7
5.2.3 动态RAM
• DRAM的基本存储单元是单个场效应管及其极 间电容 • 每个基本存储单元存储二进制数一位 • 许多个基本存储单元形成行列存储矩阵 • 必须配备“读出再生放大电路”进行刷新 • 每次同时对一行的存储单元进行刷新
• DRAM一般采用“位结构”存储体： –每个存储单元存放一位 –需要8个存储芯片构成一个字节单元 –每个字节存储单元具有一个地址
一、DRAM一般结构
Ed T0 B 位线 C0 Y选择线 （列） T2 A 数据线
字线 X(行)选择线 C C1 T1
预充
特点：外部地址线是内部地址的一半
动态RAM的举例－Intel 2164
4.2 随机读写存储器（RAM）
二、DRAM芯片2164
• 存储容量为 64K×1 • 16个引脚：
Cache
CPU I/O接口
内存
外存
5.1 半导体存储器的分类
存储器的分类和主要性能指标微机原理详解
，数据线分别连接至系统数据总线的不同位上。
例如：
用4K×4位的SRAM芯片构成4K×8位的存储器。
西南大学电子信息工程学院
21 目前二十一页\总数七十一页\编于二十二点
⑵字扩展 当单片存储器的字长满足要求，而存储单元的
个数不能够时，就需要进行字扩展。
字扩展方法：
将每个芯片的地址线、数据线和读/写控制线等 按信号名称并连在一起，只将选片端分别引到地址
内存储器使用。
西南大学电子信息工程学院
3 目前三页\总数七十一页\编于二十二点
半导体存储器的分类：
按工作方式分
按制造工艺分
双极型RAM
随机存取存储器
（RAM）
金属氧化物型
（MOS）RAM
按存储机理分 静态读写存储器(SRAM) 动态读写存储器（DRAM）
只读存储器 （R0M）
ROM
PROM EPROM E2PROM
1K位/片， 如：Intel 2115A (1K×1);
16K位/片，如：MCM2167H35L(16K×1); 64K位/片，如： MCM62L67-35L(64K×1); 256K位/片，如： MCM6205NJ17(32K×8);
西南大学电子信息工程学院
8
目前八页\总数七十一页\编于二十二点
§ 6 . 2 半导体存储器件
所以该6264芯片的地址范围为3E000H～3FFFFH
西南大学电子信息工程学院
19 目前十九页\总数七十一页\编于二十二点
§6.3 SRAM、ROM与CPU的连接方法
⒈要解决的技术问题
⑴ SRAM、ROM的速度要满足CPU的读/写要求； ⑵ SRAM、ROM的字数和字长要与系统要求一致；
例如：
用4K×4位的SRAM芯片构成4K×8位的存储器。
西南大学电子信息工程学院
21 目前二十一页\总数七十一页\编于二十二点
⑵字扩展 当单片存储器的字长满足要求，而存储单元的
个数不能够时，就需要进行字扩展。
字扩展方法：
将每个芯片的地址线、数据线和读/写控制线等 按信号名称并连在一起，只将选片端分别引到地址
内存储器使用。
西南大学电子信息工程学院
3 目前三页\总数七十一页\编于二十二点
半导体存储器的分类：
按工作方式分
按制造工艺分
双极型RAM
随机存取存储器
（RAM）
金属氧化物型
（MOS）RAM
按存储机理分 静态读写存储器(SRAM) 动态读写存储器（DRAM）
只读存储器 （R0M）
ROM
PROM EPROM E2PROM
1K位/片， 如：Intel 2115A (1K×1);
16K位/片，如：MCM2167H35L(16K×1); 64K位/片，如： MCM62L67-35L(64K×1); 256K位/片，如： MCM6205NJ17(32K×8);
西南大学电子信息工程学院
8
目前八页\总数七十一页\编于二十二点
§ 6 . 2 半导体存储器件
所以该6264芯片的地址范围为3E000H～3FFFFH
西南大学电子信息工程学院
19 目前十九页\总数七十一页\编于二十二点
§6.3 SRAM、ROM与CPU的连接方法
⒈要解决的技术问题
⑴ SRAM、ROM的速度要满足CPU的读/写要求； ⑵ SRAM、ROM的字数和字长要与系统要求一致；
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CPU
北桥芯片：内含 内存接口控制器等
内存条插槽
内存模组
DRAM芯片
（Memory Module） （DRAM Chip）
CPU 插槽
内存条 插槽
《微型计算机原理》
22
内存系统的组织结构
Address & Command
DIMM 0
32Mb x16
内存 控制器
Data Bus (64 bits) 16 bits
《微型计算机原理》
38
ROM按功能和工艺分类
Mask ROM
ROM
PROM EPROM
EEPROM
Flash
《微型计算机原理》
39
1、Mask ROM
➢制造过程中，通过掩膜（Mask）将存储的 内容烧录于电路中，因此称为掩膜式ROM
➢存储的内容由制造厂家一次性写入，写入后 就不能修改
➢掩膜式ROM是真正的“只读”存储器 ➢缺点
《微型计算机原理》
14
SRAM的基本存储单元
位线
位线
双稳态触发器
《微型计算机原理》
15
SRAM的基本结构
地
译
存
数
址 线
••• •••
码
储
读
驱
矩
写
据 线
动
阵
控
制
片选线
读/写 控制线
《微型计算机原理》
16
SRAM的特点和主要用途
➢优点
✓速度较快
➢缺点
✓集成度低 ✓功耗较高 ✓价格较高
➢主要用途
Intel Core 2 Quad（酷睿四核）
《微型计算机原理》
5
存储器按存储介质分类
半导体 存储器
双极型存储器 （TTL电路）
单极型存储器 （MOS电路）
磁存储器
光学存储器
磁芯存储器
只读式光盘
磁表面存储器
可擦写式光盘
《微型计算机原理》
6
半导体存储器的分类
随机存储器 Random Access Memory
易失性存储器 Volatile Memory
本地 二级存储
• 机械硬盘（Hard Disk Drive） • 固态硬盘（Solid State Disk）
《微型计算机原理》
4
典型计算机中的存储层次
硬盘 硬盘接口
CPU 高速缓存
内 存
内存接口控制器
条
北桥芯片
插 槽
内存条 （RAM）
ROM接口控制器 南桥芯片
硬盘接口控制器
BIOS芯片 （ROM）
➢缺点
✓速度较慢 ✓定时刷新
➢主要用途
✓现代PC机大多采用DRAM作为主存
《微型计算机原理》
20
DRAM和SRAM的比较
存储单元 集成度 功耗 价格 速度 刷新
DRAM 电容 高 低 低 慢 有
SRAM 双稳态触发器
低 高 高 快 无
《微型计算机原理》
21
内存模组与DRAM芯片
北桥芯片 内存接口控制器
只读存储器 Read Only Memory
非易失性存储器 Non-Volatile Memory
RAM ROM
SRAM DRAM Mask ROM PROM EPROM EEPROM Flash
《微型计算机原理》
7
存储器的性能指标
1. 存储容量 2. 存取速度 3. 可靠性 4. 性能价格比 5. 功耗 6. ……
➢内存通常采用的是按字节编址，即每个内存 地址对应一个字节存储单元
➢在计算机系统中，作为一个整体一次读出或 写入存储器的数据称为“存储字”，存储字 通常由多个字节组成
多字节的存储字在内存 中的存放顺序是什么？
《微型计算机原理》
11
《微型计算机原理》
12
字节顺序（ByteOrder）
➢字节顺序：字节间的相对顺序
BUS
Column Decoder
Sense Amplifiers
Bit Lines ……
Memory Array
Row Decoder
Word Lines ……
《微型计算机原理》
33
典型SDRAM的读操作时序图
Clock
RAS
CAS
Command
ACT
Address
Row Address
DQ
READ
《微型计算机原理》
30
DRAM的访问过程（2）
2、[Precharge] and Row Access
CPU
内存 BUS 控制器
Data In/Out Buffers
BUS
ACT (Activate) or RAS (Row Access Strobe)
Row Decoder
Word Lines ……
《微型计算机原理》
8
存储容量
➢ 存储容量是存储器可以容纳的二进制信息总 量，即存储信息的总位数（bits），也称存 储器的位容量
➢设：
✓存储器芯片的地址线位数是p ✓存储器芯片的数据线位数是q
➢则：
✓存储器芯片的编址单元总数为2p ✓存储器芯片的位容量为2p×q
《微型计算机原理》
9
存取速度
➢存取时间（Access Time）
主要内容
➢一、存储器层次和实现 ➢二、静态RAM（SRAM） ➢三、动态RAM（DRAM） ➢四、只读存储器（ROM）
教材相关章节：
《微型计算机基本原理与应用（第二版）》 第13章 存储器及其接口
《微型计算机原理》
1
主要内容
➢一、存储器层次和实现 ➢二、静态RAM（SRAM） ➢三、动态RAM（DRAM） ➢四、只读存储器（ROM）
32Mb x16 32Mb x16 32Mb x16 32Mb x16
256M Bytes
Bank Bank Bank Bank
0
12
3
Bank 3 Memory Array
(8192 × 512 × 16)
Bank Bank Bank Bank bits
MUX I/O
512M bits
✓通常用作微型计算机系统中的高速缓存
《微型计算机原理》
17
主要内容
➢一、存储器层次和实现 ➢二、静态RAM（SRAM） ➢三、动态RAM（DRAM） ➢四、只读存储器（ROM）
《微型计算机原理》
18
DRAM的基本存储单元
定期对所有单 元进行 刷新 (Refresh)，使
原来表示逻辑 “1”电容上的
32Mb x16 32Mb x16 32Mb x16
Chip Select 0 Chip Select 1
内存模组
DRAM芯片
（Memory Module） （DRAM Chip）
DIMM 1
32Mb x16 32Mb x16 32Mb x16 32Mb x16
1
每个内存模组 容量为256M Bytes，由4个 DRAM Chip
《微型计算机原理》
27
wordline
bitline
内存寻址过程示例 DIMM 1
访存地址：17001808H
32Mbx16 32Mbx16
Bank Bank Bank Bank
0
1
2
3
Bank 3 MemoryArray
(8192 × 512 × 16)
0001011100000000 0001100000001000
步骤1： 总线地址译码
步骤2： 内存控制器地址译码
64 bits (存储器位宽)
《微型计算机原理》
28
Row Decoder
Word Lines ……
DRAM芯片的内部结构
Data In/Out Buffers
Column Decoder
Sense Amplifiers
Bit Lines ……
Memory Array
32Mbx16 32Mbx16 256M Bytes
Bank Bank Bank Bank
4
5
6
7
MUX I/O
512M bits
64M bits
内存控制器
片选 Bank选择 行选择 列选择 DIMM 1 Bank 3 第4097行 第257列
31 30 29 28 27 26 25 24 23 … 13 12 11 10 … 4 3 2 1 0 0 0 0 1 0 1 1 1 0…0 1 1 0…0 1 0 0 0
《微型计算机原理》
2
存储系统的层次结构
通用寄存器
提高访存速度 Byte量级
高速缓存
KB~MB量级
主存
MB~GB量级
本地二级存储
GB~TB量级 增大存储容量
更小、更快、 单位字节成本更高
更大、更慢、 单位字节成本更低
《微型计算机原理》
3
存储器各层次的实现
高速缓存 • 静态RAM（SRAM）
主存
• 动态RAM（DRAM）
《微型计算机原理》
29
DRAM的访问过程（1）
1、Bus Request
Column Decoder
CPU
内存 BUS 控制器
Data In/Out Buffers
BUS
Sense Amplifiers
Bit Lines ……
Memory Array
Row Decoder
Word Lines ……
Column Decoder
Sense Amplifiers
Bit Lines ……