数字电子技术基础(第三章 门电路)
- 格式:ppt
- 大小:11.59 MB
- 文档页数:202
数字电子技术基础第三章习题答案3-1 如图3-63a~d所示4个TTL门电路,A、B端输入的波形如图e所示,试分别画出F1、F2、F3和F4的波形图。
略3-2 电路如图3-64a所示,输入A、B的电压波形如图3-64b所示,试画出各个门电路输出端的电压波形。
略3-3 在图3-7所示的正逻辑与门和图3-8所示的正逻辑或门电路中,若改用负逻辑,试列出它们的逻辑真值表,并说明F和A、B之间是什么逻辑关系。
答:(1)图3-7负逻辑真值表F与A、B之间相当于正逻辑的“或”操作。
(2)图3-8负逻辑真值表F与A、B之间相当于正逻辑的“与”操作。
3-4 试说明能否将与非门、或非门、异或门当做反相器使用?如果可以,各输入端应如何连接?答:三种门经过处理以后均可以实现反相器功能。
(1)与非门: 将多余输入端接至高电平或与另一端并联;(2)或非门:将多余输入端接至低电平或与另一端并联;(3) 异或门:将另一个输入端接高电平。
3-5 为了实现图3-65所示的各TTL 门电路输出端所示的逻辑关系,请合理地将多余的输入端进行处理。
答:a )多余输入端可以悬空,但建议接高电平或与另两个输入端的一端相连;b)多余输入端接低电平或与另两个输入端的一端相连;c) 未用与门的两个输入端至少一端接低电平,另一端可以悬空、接高电平或接低电平;d )未用或门的两个输入端悬空或都接高电平。
3-6 如要实现图3-66所示各TTL 门电路输出端所示的逻辑关系,请分析电路输入端的连接是否正确?若不正确,请予以改正。
答:a )不正确。
输入电阻过小,相当于接低电平,因此将Ω50提高到至少2K Ω。
b) 不正确。
第三脚V CC 应该接低电平。
c )不正确。
万用表一般内阻大于2K Ω,从而使输出结果0。
因此多余输入端应接低电平,万用表只能测量A 或B 的输入电压。
3-7 (修改原题,图中横向电阻改为6k Ω,纵向电阻改为3.5 k Ω,β=30改为β=80) 为了提高TTL 与非门的带负载能力,可在其输出端接一个NPN 晶体管,组成如图3-67所示的开关电路。
习题答案第一章数制和码制1.数字信号和模拟信号各有什么特点?答:模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的(存在一个最小数量单位△)。
2.在数字系统中为什么要采用二进制?它有何优点?答:简单、状态数少,可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制:0、1;四进制:0、1、2、3;八进制:0、1、2、3、4、5、6、7;十六进制:0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数;符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同,负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同,负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数;符号位为1表示负数。
正数的反码、补码与原码相同,负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同:01011;B: (-1101)2的原码为11101,反码为10010,补码为10011.14.A: (111011)2 的符号位为1,该数为负数,反码为100100,补码为100101. B: (001010)2 的符号位为0,该数为正,故反码、补码与原码均相同:001010.15.两个用补码表示的二进制数相加时,和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加,舍弃产生的进位得到的结果就是和的符号。
第3章门电路一、选择题1.在不影响逻辑功能的情况下,CMOS与非门的多余输入端可()。
[电子科技大学2010研]A.接高电平B.接低电平C.悬空D.通过电阻接地【答案】A【解析】因为CMOS电路的不用输入端不能悬空;对与非门来讲,多余输入端接低电平则输出一直为高电平,不符合要求,根据逻辑运算关系可知只有接高电平才可以不影响逻辑功能。
2.CMOS门电路在何时最耗电()。
[北京邮电大学2015研]A.输出为逻辑0时B.输出为逻辑1时C.输出翻转时D.输出高阻态时【答案】C【解析】CMOS门电路在输出为0或者输出为1时,门电路处于一个管子导通、一个管子截止的工作状态,功耗很低;CMOS三态门电路输出高阻态时,两只管子都截止,功耗很低,以上都属于静态工作状态。
输出翻转时属于动态工作状态,CMOS门电路的动态功耗比静态功耗要大很多。
3.若干个门电路的输出可以直接连在一起的是()。
[北京邮电大学2015研]A.ECL门B.三态门C.OC门D.任意逻辑门【答案】ABC【解析】ECL门输出直接连在一起可以实现线或;三态门输出直接连在一起可以实现总线结构;OC门输出直接连在一起可以实现线与;而普通逻辑门输出端直接连在一起会导致电平紊乱甚至电路烧毁等问题。
4.下列说法中正确的有()。
[北京邮电大学2016研]A.三态门具有高电平、低电平和高阻输出三种状态B.三态门的输出端不能直接并联C.三态门的输出端可以直接并联D.三态门的输出端并联时需要连接上拉电阻【答案】AC【解析】三态输出门电路的输出除了有高电平、低电平两个状态外,还有第三个状态——高阻态。
三态门的输出可以直接并联在一起实现总线结构,并联时不需要额外接上拉电阻。
5.下列逻辑门中,不能实现L=A_+B_的是()。
[山东大学2018研]A.B.C.【答案】B【解析】A项与非门其中一个输入端直接接了电源,所以实现的逻辑功能为(AB)′=A′+B′;B项或非门一个输入端接地,实现(A+B)′即A′B′;C项与非门实现的逻辑功能与A项相同。