分立元件门电路

格式：ppt
大小：1.50 MB
文档页数：84

下载文档原格式

电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文

1. 逻辑函数的表达方式逻辑电路的功能可用逻辑函数来表述。对于某一实际问题的功能要求，如果以逻辑自变量（原因）作为输入，以逻辑因变量（结果）作为输出，那么当输入量的取值确定后，输出量便随之确定，这种输出与输入之间的函数关系就称为逻辑函数。
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以外，还可以用相应的真值表以及逻辑电路图来表示。真值表与前述基本逻辑关系的真值表类似，就是将各个变量取真值（0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路是由 PMOS 和 NMOS 组成的互补对称型逻辑门电路。它具有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门）在这种类型的电路内部，输出三极管的集电极是开路的，故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成的；此外，后面讨论的编码器、译码器、触发器、计数器等逻辑电路也都可以由它来组成。

任务1分立元件门电路的设计与仿真实验

实验1分立元件门电路的设计与仿真实验学习目标1.进一步理解门电路逻辑功能2.掌握PROTEUS软件中分立元件门电路的使用方法工作任务在数字逻辑电路中，任何复杂的逻辑电路都是由与门、或门和非门等基本逻辑门电路组成的。

由这三种最基本的门电路又可以构成与非门、或非门、异或门和异或非门等。

本任务将利用PROTEUS软件设计与仿真平台，完成与非门、异或门等基本门电路特性的测试。

实验操作一、知识回顾及准备要进行分立元件门电路的设计与仿真，首先要正确选取各个门元件。

在PROTEUS 软件中，门元件的调用方法是：点选对象选择器顶端左侧“P”按钮，在弹出的对话框中输入门元件名（如74LS00等），双击图中阴影部分，相应门元件则出现在对象选择器中，再单击该元件，即可将其放置到编辑窗口中。

二、与非门逻辑功能测试1.基于PROTEUS软件的电路设计（1）从PROTEUS库中选取元器件观察输出端电平。

2.输出电压和逻辑状态的测试（1）添加电平开关点击P按钮，选择“Debugging Tools”,双击”LOGIGTOGGLE”,把它添加到对象选择器重，在对象选择器中再点击”LOGIGTOGGLE”，就可以添加到编辑窗口了。

用同样方法添加另外的三个电平开关。

输出电平也类似，只不过选择的是”LOGIGTOGGLE”（BIG）选项。

(2)测试按调试按钮，进入调试运行界面，这时，改变四个输出电平的值，观看相应的输出电平，并填写到表中1.基于PROTEUS的电路设计(2)选用二输入四异或门电路74LS86按图连接，输入端1/2/3/4接电平开关，输出端A、B、Y接电平显示发光。

123 U1:A74LS86456 U1:B74LS869108 U1:C74LS860 00 111234图二输入四异或门电路74LS86的接线2.功能测试将电平开关按表置位，并填入测试结果。

输入输出A B Y Y的电压/VL L L LH L L LH H L LH H H LH H H HL H L H三、逻辑电路的逻辑关系1.测试电路一从PROTEUS库中选取表中所列元器件，按图接线，按表中所列输入电平进行测图逻辑关系测试电路一从PROTEUS库中选取表中所列元器件，按图接线，按表中所列输入电平进行测逻辑关系测试电路二1.基于PROTEUS的电路设计（1）从PROTEUS库中选取元器件（2）用一片74LS00按图接线，S接任一电平开关图利用与非门控制输出测试2.用示波器观察S对输出卖出的控制作用（1）当电平开关为1时，有信号输出，观察输出波形（2）当电平开关为0时，无信号输出，显示为一条直线。

2.1 分立元件门电路

~ 220V A
开关闭合为 1
开关断开为 0
F
灯亮为 1
灯不亮为 0
AF 01 10
工作波形:
逻辑符号：
逻辑表达式：
FA
VCC(12V) VCL(+3V)
F
A
C1
&
F
R1
AA
(2)、非门反相器就是非门
R2
RC
D
T
VBB(-12V)
+12V
OV
R 0.7V
R 1.4V
R 2.1V
输入低电平0V,经过三极与门的移位，使输出的低电平达到2.1V。输出和输入电平相差很大，会造成逻辑功能紊乱。而且，带负载的能力和抗干扰的能力都比较差，所以很少直接应用。
反相器的优点是：没有电平偏移，抗干扰能力和带负载能力都比较强。因此：将二极管门和三极管反相器连接起来就构成与非门及或非门。
与非门由二极管与门及反相器组成。 VCC(12V)
VCL(3V)
与非门有运0算为顺序1，是：先与后非
反相与器运输算入全：是1有0为,0输为0出0。,为全11。为1。BA
R
A0
5V
3V 3V 3V 1 1 1 B 0
规定：
F
F0
高电平用“1”表 & 与运算逻辑符号：
低示电平用“0”表示
AB
与运算逻辑表达式： F A B
（1)、逻辑或的概念：决定某一件事
A
的诸条件中，只要有一个或一个以上的条
件满足，这件事的结果就会发生，否则结
B
果不会发生。这样的逻辑关系称为：逻辑 ~ 220V
C1
RC
D
F

分立元件门电路和集成电路的逻辑符号

分立元件门电路和集成电路的逻辑符号什么是分立元件门电路和集成电路分立元件门电路和集成电路是电子电路中常用的两种逻辑门实现技术。

逻辑门是数字电路的基本构建模块，用于处理二进制数字，实现逻辑运算等功能。

分立元件门电路是通过使用离散的电子元件来构建逻辑门，而集成电路则是将逻辑门的元件集成在一个芯片中。

分立元件门电路的逻辑符号分立元件门电路使用不同的逻辑符号来表示不同的逻辑门，常见的逻辑门包括与门、非门、或门、与非门、或非门、异或门等。

1.与门（AND Gate）的逻辑符号是一个带有两个输入端和一个输出端的图形。

输入端上通常连接输入信号，而输出端上则输出根据输入信号进行逻辑与运算的结果。

与门的逻辑符号通常用字母”AND”表示。

2.非门（NOT Gate）的逻辑符号是一个带有一个输入端和一个输出端的图形。

非门将输入信号取反后输出，用于实现逻辑非运算。

非门的逻辑符号通常用字母”NOT”或”!“表示。

3.或门（OR Gate）的逻辑符号是一个带有两个输入端和一个输出端的图形。

或门将输入信号进行逻辑或运算后输出结果。

或门的逻辑符号通常用字母”OR”表示。

4.与非门（NAND Gate）的逻辑符号是一个带有两个输入端和一个输出端的图形。

与非门将输入信号进行逻辑与运算后取反输出，实现逻辑与非运算。

与非门的逻辑符号通常用字母”NAND”表示。

5.或非门（NOR Gate）的逻辑符号是一个带有两个输入端和一个输出端的图形。

或非门将输入信号进行逻辑或运算后取反输出，实现逻辑或非运算。

或非门的逻辑符号通常用字母”NOR”表示。

6.异或门（XOR Gate）的逻辑符号是一个带有两个输入端和一个输出端的图形。

异或门实现异或运算，当输入信号相同时输出为低电平，当输入信号不同时输出为高电平。

异或门的逻辑符号通常用字母”XOR”表示。

集成电路的逻辑符号集成电路通过将逻辑门的元件集成在一个芯片中实现，它可以以一个整体的形式提供逻辑门的功能，简化了电路的布局和设计。

12.04分立元件组成的基本门电路

4、三极管“非门”电路三极管“非门”
(1)、电路和符号 R1 A R2 -VBB (2)、工作原理 (3)、 (3)、表达式和真值表 +VCC RC F A 1 F
真值表：真值表：
F=A
A 0 1
F 1 0
5、“与非” 与非” 门
实际上，可以将二极管“ 实际上，可以将二极管“与”门和三极管“非”门门和三极管“ 组合在一起而构成“与非” 组合在一起而构成“与非”门。 +12V +VCC DA A B C DB DC
A B C
≥1
F
2、工作原理
真值表：真值表：
有高出高，有高出高，全低出低
A B C DA
-12V R F
ABC 000 001 010 011 100 101 110 111
F 0 1 1 1 1 1 1 1
DB DC
3、表达式和真值表
F=A+B+C
二：晶体管的开关作用
晶体管不仅具有放大作用，晶体管不仅具有放大作用，而且还具有开关作用。在数字电路中就是利用晶体管的开关作用。作用。在数字电路中就是利用晶体管的开关作用。如前所述，我们可以根据如前所述，我们可以根据UCC和RC作出直流负载线，负载线，负载线与晶体管输出特性曲线的交点就是静态工作点，工作点的位置由偏流I 确定。是静态工作点，工作点的位置由偏流 B确定。由于工作点的位置不同，晶体管有三种工作状态。于工作点的位置不同，晶体管有三种工作状态。一、放大状态 1、发射结正偏，集电结反偏发射结正偏， UCE=UCC-RCIC成立 2、IC=βIB成立
数字电路在数字计算机数字控制数据采集和处理数数字电路在数字计算机数字控制数据采集和处理数字通讯等领域获得广泛应用

分立器件逻辑门电路PPT模板

1）电压关系表输入、输出电压关系有以下四种情况。 ① uA=uB=0V，由于D1、D2正极均通过电阻R0连接电源+VCC，二极管正向偏置，必然都导通，所以
uY=uA+ =uB+ =(0+0.7)V=0.7V ② uA=0V、uB=3V，看起来这两个二极管都应导通，因为它们的正极都通过R0接到了+VCC。但是，由于uA、uB电平不同，当D1导通后，使uY=uA+ =(0+0.7)V=0.7V，导致 =uY-uB=(0.7-3)V=-2.3V，即二极管D2承受的是反向电压，故截止。通常二极管导通之后，如果其负极电位不变，那么它的正极电位就固定在比负极高0.7V的电位上，如果其正极电位不变，那么它的负极电位就固定在比正极低0.7V的电位上，导通二极管的这种作用称为钳位。
① uA=uB=0V时，D1、D2均导通，uY=(0-0.7)V=-0.7V。 ② uA=0V、uB=3V时，D2导通，D1反向偏置截止，uY=(3-0.7)V=2.3V。 ③ uA=3V、uB=0V时，D1导通，D2反向偏置截止，uY=(3-0.7)V=2.3V。 ④ uA=uB=3V时，D1、D2均导通，uY=(3-0.7)V=2.3V。
2）设定变量、状态赋值、列真值表 ① 设定变量：用A、B、Y分别表示uA、uB、uY。 ② 状态赋值：用0表示低电平，用1表示高电平。 ③ 列真值表：根据设定的变量和状态赋值情况，由上表即可列出如下表所示的与门的逻辑真值表。
与门的逻辑真值表由上表可以看出输入信号A、B与输出信号Y之间的关系满足与逻辑关系，即Y=AB，所以图6-1（a）所示电路确实实现了与的逻辑功能，是一个二极管与门电路。
③ uA=3V、uB=0V，情况与②中是类似的，只不过此时导通的是D2，截止的是D1而已。D2导通后就把uY钳位在0.7V，即

第二章_门电路

第二章门电路三、高低电平获取方法开关5V V H1+5V0V V L 02.1 概述第二章门电路2.3 分立元件门电路一、二极管与门V A V B V Y0V0V0V3V3V0V3V3VA B Y0000101001110.7V0.7V0.7V3.7V2.3 分立元件门电路第二章门电路二、二极管或门V A V B V Y0V0V0V3V3V0V3V3VA B Y0000111011110V2.3V2.3V2.3V2.3 分立元件门电路第二章门电路三、三极管非门V i Vo0V V CCV CC0.2VA Y01102.3 分立元件门电路第二章门电路1）结构TTL反相器由三部分构成：输入级、中间级和输出级。

1、TTL反相器的结构和原理一、TTL逻辑门2.4 TTL集成门电路第二章门电路A 为高电平时(3.4V)，V B1≈2.1V ，T 1倒置，VB2≈1.4V ，T 2和T 5饱和，T 4和D 2截止，Y 为低电平。

2）原理A 为低电平时(0.2V) ，T 1饱和，V B1≈0.9V ，V B2≈0.2V ，T 2和T 5截止，T4和D2导通，Y 为高电平；2.4 TTL 集成门电路第二章门电路分为四个区段：AB 段：Vi ＜0.6伏，截止区；BC 段：0.6伏＜Vi ＜1.3伏，线性区；CD 段：Vi ≈1.4伏，转折区；DE 段：Vi ＞1.4伏，饱和区。

输出高电平：V OH =3.4V 输出低电平：V OL =0.2V 阈值电压：V TH =1.4VV THVi (V)2.4 TTL 集成门电路2.4 TTL 集成门电路（略）一、TTL 与非门的基本结构及工作原理1．TTL 与非门的基本结构B A C+V RP CC （+5V ）P PP N N NN+V 13（+5V ）CC A B CT b1R 12.4 TTL 集成门电路第二章门电路 2.4 TTL 集成门电路第二章门电路CB A L ⋅⋅=该发射结导通，V B 1=0.9V 。

第2章门电路

压范围。例：上面二极管与门电路中规定高电平为≥3V，
低电平≤0.7V。又如，TTL电路中，通常规定高电平的额定值为
3V，但从2V到5V都算高电平；低电平的额定值为0.3V，但从0V到0.8V都算作低电平。
2. 逻辑状态赋值在数字电路中，用逻辑0和逻辑1分别表示输入、
输出高电平和低电平的过程称为逻辑赋值。经过逻辑赋值之后可以得到逻辑电路的真值表，
3.6V
(3) 采用推拉式输出级利于提高开关速度和负载能力
VT3组成射极输出器，优点是既能提高开关速度，又能提高负载能力。
当输入高电平时，VT4饱和， uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集电极电流可以全部用来驱动负载。
当输入低电平时，VT4截止，VT3导通(为射极输出器)，其输出电阻很小，带负载能力很强。
(5) 阈值电压UTH 电压传输特性曲线转折区中点所对应的uI值称为阈值电压UTH（又称门槛电平）。通常UTH≈1.4V。
(6) 噪声容限（ UNL和UNH ）噪声容限也称抗干扰能力，它反映门电路在多大的干扰电压下仍能正常工作。 UNL和UNH越大，电路的抗干扰能力越强。
UIL UNL UOFF UON UNH UIH
2、动态特性：开通时间 ton = 0 关断时间 toff = 0
客观世界中，没有理想开关。乒乓开关、继电器、接触器等的静态特性十分接近理想开关，但动态特性很差，无法满足数字电路一秒钟开关几百万次乃至数千万次的需要。半导体二极管、三极管和MOS管做为开关使用时，其静态特性不如机械开关，但动态特性很好。
逻辑变量←→两状态开关：在逻辑代数中逻辑变量有两种取值：0和1；电子开关有两种状态：闭合、断开。

7.分立元件门电路ppt课件

5 0.7 iB 4.3 mA 1mA
1 0
YA
14
三、动态开关特性
uI UIH
UIL O iC 0.9IC(sat)
0.1IC(sat) O uO VCC
IC(sat)
ton
toff
uI正跳变到iC上升到 0.9IC(sat)所需的时间ton称为三极管开通时间。
uI负跳变到iC下降到
t
0.1IC(sat)所需的时间toff称为三极管关断时间。
6
3.2 分立元件门电路
主要要求：
理解二极管的开关特性。理解三极管的开关特性、工作条件
7
一、二极管的开关特性
iD(mA)
IF
UBR
uD(V)
0
0.5 0.7
D
+ ui=0V －
+
RL uo －
D
+
+
ui
RL uo
－
－
开关电路
D
+ +－
+
ui=5V 0.7V RL uo
－
－
ui＝0V时，二极管截止，如同开关断开，uo＝0V。
A BC
A B& C
& &Y
2
第3章集成逻辑门电路
分立元器件门电路 TTL集成门电路 CMOS集成门电路本章小结
3
3.1 概述
主要要求：
了解逻辑门电路的作用和常用类型。理解高电平信号和低电平信号的含义。
4
一、门电路的作用和常用类型
门电路(Gate Circuit)
指用以实现基本逻辑关系和常用复合逻辑关系的电子电路。

课题五-分立元件门电路及TTL集成门电路PPT

•
R2
T2
饱和
•
uF=0.3V
结论2:输入全高时,输出为低
R3
+5V
T5饱和, Vce5=0.3V
F
T5
饱和
工作原理小结: 1. 输入有低电平（0.3V）时
VF=3.6V
2. 输入全为高电平（3.6V）时 VF=0.3V
3. 逻辑功能 FABC
T1深饱和
T2截止
T3微饱和
T4放大 T5截止
T1:倒置 T2:饱和 T3:放大 T4:截止 T5:饱和
+5V
A
B C
R1 3k
b1 c1 T1
• E2
T输T实的CR212与现和入2R5运了基级T算输极由3。入电多中级和的发变组发••间，R集射3量TR射R级由电极组144A极组是T极E成RV、c22晶成c、可放C，（B2体R以，大5T和、VF22）管它C
•A
输出F级：A由TB3、CT4、T5和R4、R5
集
晶体三极管----晶体三极管逻辑门（TTL）
成双极型射极耦合逻辑门（ECL）
逻
集成注入逻辑门电路（ I 2 L）
辑
N沟道MOS门 (NMOS)
门单极型(MOS型) P 沟道MOS门 (PMOS)
互补MOS门 (CMOS)
集成：把晶体管、电阻、和导线等封装在一个芯片上。
3.1 电路
•
•
V1
阻的增加，反向电流逐渐减小，直至
漏电流Is。
反向恢复时间 tre
ID
电流I由 2VR2 0.1I2,所需的时间。 I1
说明: ⑴转换时间：截止→导通较小
导通→截止较大
⑵V故i的D最的高开频关率时以间1以0 ttrree来来衡取量值。。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

UF
2. 输入全为高电平（3.4V）时电位箝在2.1V
1.4V
+5V
R4
T4
b14.1V
c1
T1 3.4V
T2
R5
T5
(3.4V)
R3 0.7V
F
2. 输入全为高电平（3.4V）时电位箝在2.1V
1.4V
发射结全反偏
A ―1‖ B C
R1
R2 1V T3
典型参数：
二、输入负载特性 (UI RI )
R1 3k b1 A B C T1 R2 750 T3 R4 100
+5V
c1
T2
3K
T4
R5 T5
F
UI
V
RI
R3
360
当RI较小时：设：T2、T5 截止 RI UI= (5-UBE1) RI+R1 4.3RI = 3+RI
R1 3k b1 R2
B
二极管与门
口诀：
任0则0 全1则1 F
二、二极管或门
D1
A
F
D2
uA 0V 0V 3V 3V
uB 0V 3V 0V 3V
uF - 0.3V 2.7V 2.7V 2.7V
B
3V 0V R
-12V
2.7V -0.3V
( uD=0.3V )
A
D1
真值 F 输 A 0 0 1 入 B 0 1 0
表输出 F 0 1 1
第三章
§3.1 概述
门电路
§3.2 分立元件门电路
§3.3 TTL与非门 §3.4 其它类型的TTL门电路
§3.5 MOS门电路
§3.1 概述
开门状态：满足一定条件时，电路允许信号通过开关接通。关门状态：条件不满足时，信号通不过开关断开。
门：
电子开关
开关接通
正向导通：
二极管反向截止：开关作用三极管（C,E) 饱和区： B E C 开关接通 C 开关断开
低电位：0
I:负逻辑 I:正逻辑混合逻辑（input) O:正逻辑 O:负逻辑 (output) 一般采用正逻辑
+12V
―1‖
3V
A
―1‖
3.9K
F
D1
D2
R
3.3V
0.3V
0V
B
―0‖
―0‖
真值
输 uA 0V 0V 3V 3V uB 0V 3V 0V 3V uF 0.3V 0.3V 0.3V 3.3V A 0 0 1 入 B 0 1 0
+12V +2.5V
R
3.9K
1K
1.5K P
D
D2
B
A•B 18K
=30
F
AB
二极管与门
-12V
三极管非门
与非门：
A
&
逻辑符号：逻辑式：
B
F
F=AB
任0则1
口诀：
全1则0
或非门：
+12V +3V 1K D F =30 A + B
A
B
D1
D2
1.5K P
A+B 18K -12V

IB
-12V
1.5K

18K
= 0.96mA IB > IBs ,T饱和的假设成立。
得:UF = 0.3V
+12V +2.5V 1K A D =30 -12V F 真值输入 A 表输出 F
1.5K P
18K
0
1
1
0
3.2V
―1‖
3.2V ―1‖
0.3V
0.3V
―0‖
―0‖
功能：
值
表混合逻辑
I:- O:+
正逻辑负逻辑混合逻辑
(A B F)
L L H H
L L H L L L H H
0 0 1 1
0 1 0 1
0 0 0 1
1 1 0 0
1 0 1 0
1 1 1 0
0 0 1 1
0 1 0 1
1 1 1 0
1 1 0 0
1 0 1 0
0 0 0 1
电平状态表
逻
2.1V3k
R1 b1 T1 c1
1.45K

+5 V
R2 T2
饱和
F T5
RI
1.4V
1.4V
0.7V
+5V
R4
b1
c1
截止
T4
T1 全导通 (T2、 T5饱和)
T2
R5
T5
(3.4V)
F
R3 0.7V
T1:倒置状态C、E作用颠倒
电位箝在2.1V 发射结全反偏 ―1‖
A B C
T2：截止
R1
+5V
3k b1
R2
饱和
T2
T1
c1
F
T5 R3
(3.4V) 逻辑关系：全1则0
UF=0.3V
TTL与非门
c1
b1
c1
B
C
T1 —多发射极晶体管：实现“与”运算。
b1=A• B • C
R1 b1 A B C
+5V
R2
T3 R5 R4 复合管形式
T1
c1
T2
T4
F
T5
R3
―与”
―非”
输出级
与非门
R1 b1 A B C
+5V
R2 T2
T3 R5 R4
复合管形式 T4
T1
c1
F
T5
3.4V 0.3V ―与”
真值
输入 A 0 1
表
输出 F 1 0
当A为高时,输出F为低； A为低时，F为高。 F是A的非函数。
逻辑式：F=
A
―–‖:逻辑非运算逻辑求反运算
逻辑符号：求反运算 A 1 波形图（时序图）
F
A
三极管非门 F
四、DTL电路
(Diode —Transistor Logic) 与非门：
+12V D1 A
几百个：中规模集成电路（Medium Scale Integration :MSI ) 几千个：大规模集成电路
（ Large Scale Integration :LSI )
一万个以上：超大规模集成电路
（ Very Large Scale Integration :VLSI )
3.3.1 TTL与非门电路结构和工作原理
(A B F)
辑
真
I:+ O:-
值
表
A B F
正逻辑负逻辑混合逻辑
(A B F)
混合逻辑
I:- O:+
L L L L H L H L L H H H
0 0 1 1
0 1 0 1
0 0 0 1
1 1 0 0
1 0 1 0
1 1 1 0
0 0 1 1
0 1 0 1
1 1 1 0
1 1 0 0
截止区：开关断开 B
E
§3.2 分立元件门电路
一、二极管与门
+12V
D1
uA 3.9K
F
uB 0V 3V 0V 3V
uF 0.3V 0.3V 0.3V 3.3V
R
0V 0V 3V 3V
3V 0V
A D2 B
逻辑变量
逻辑函数
( uD=0.3V )
正逻辑极性指定负逻辑极性指定
高电位：1 规定高电位：0 低电位：1
一、结构
R1 A B C 3k
+5V
R2 750 R4 100
T3
T1
T2
T4
3K R5 T5 R3 360
F
3.4V
0.3V
R1
+5V
R2 T3 R5 T5
R4
T2 T4
A B C
T1
F
R3
输入级
中间级
输出级
T1 与R1组成输入级：
+5V
R1 b1 A B C A R1
等效电路
+5V
T1
箝位二极管设:IB=0 -12/18 +0.3/1.5 1/18 +1/1.5
1K
A 0.3V 1.5K P T =30
D Up = F
=-1.8V
-12V
D导通,起箝位作用: UD=0.7V UF=2.5V +0.7V=3.2V

18K
IB
3.2V Up<0.5V T截止
设:T饱和导通. T的UCES = 0.3V, +12V+2.5V UBE = 0.7V。即UF = 0.3V, D截止。 D 1K 检验T饱和条件: 1.5K P F ICS A T =30 IB IBs = 3.2V 18K 临界饱和基极电流 -12V
R3
TTL 与非门
―非”
输出级
二、工作原理
1、任一输入为低电平（0.3V）时
R1 1V
+5V
R2 T2 T3
b1
A B C ―0‖
0.3V
R4
T4
T1 c 1
R5
T5
F
截止
R3
T2 ，T5 ：截止
R1
+5V
R2 R4
3k 1V b1