下载文档原格式
（完整版）电子技术基础习题答案三、选择题：（每小题2分，共20分）1、单极型半导体器件是（C）。
A、二极管；B、双极型三极管；C、场效应管；D、稳压管。
2、P型半导体是在本征半导体中加入微量的（A）元素构成的。
A、三价；B、四价；C、五价；D、六价。
3、稳压二极管的正常工作状态是（ C）。
A、导通状态；B、截止状态；C、反向击穿状态；D、任意状态。
4、用万用表检测某二极管时，发现其正、反电阻均约等于1KΩ，说明该二极管（C）。
A、已经击穿；B、完好状态；C、内部老化不通；D、无法判断。
5、PN结两端加正向电压时，其正向电流是（A）而成。
A、多子扩散；B、少子扩散；C、少子漂移；D、多子漂移。
6、测得NPN型三极管上各电极对地电位分别为V E＝2.1V，V B＝2.8V，V C＝4.4V，说明此三极管处在（A）。
A、放大区；B、饱和区；C、截止区；D、反向击穿区。
7、绝缘栅型场效应管的输入电流（C）。
A、较大；B、较小；C、为零；D、无法判断。
8、正弦电流经过二极管整流后的波形为（C）。
A、矩形方波；B、等腰三角波；C、正弦半波；D、仍为正弦波。
9、三极管超过（C）所示极限参数时，必定被损坏。
A、集电极最大允许电流I CM；B、集—射极间反向击穿电压U（BR）CEO；C、集电极最大允许耗散功率P CM；D、管子的电流放大倍数。
10、若使三极管具有电流放大能力，必须满足的外部条件是（C）A、发射结正偏、集电结正偏；B、发射结反偏、集电结反偏；C、发射结正偏、集电结反偏；D、发射结反偏、集电结正偏。
三、选择题：（每小题2分，共20分）1、基本放大电路中，经过晶体管的信号有（C）。
A、直流成分；B、交流成分；C、交直流成分均有。
2、基本放大电路中的主要放大对象是（B）。
A、直流信号；B、交流信号；C、交直流信号均有。
3、分压式偏置的共发射极放大电路中，若V B点电位过高，电路易出现（B）。
A、截止失真；B、饱和失真；C、晶体管被烧损。
电子技术基础作业题10网络收集仅供参考没有讲过的内容可以不做。
一、填空题：（每空0.5分，共33分）1、时序逻辑电路按各位触发器接受时钟脉冲控制信号的不同，可分为同步时序逻辑电路和异步时序逻辑电路两大类。
在异步时序逻辑电路中，各位触发器无统一的时钟脉冲控制信号，输出状态的变化通常不是同一时刻发生的。
2、根据已知的逻辑电路，找出电路的输入和其现态及输出之间的关系，最后总结出电路逻辑功能的一系列步骤，称为时序逻辑电路的分析。
3、当时序逻辑电路的触发器位数为n，电路状态按二进制数的自然态序循环，经历的独立状态为2n个，这时，我们称此类电路为二进制计数器。
二进制计数器除了按同步、异步分类外，按计数的加减规律还可分为加计数器、减计数器和可逆计数器。
4、在十进制计数器中，要表示一位十进制数时，至少要用四位触发器才能实现。
十进制计数电路中最常采用的是8421 BCD代码来表示一位十进制数。
5、时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路类型通常称为莫尔型时序逻辑电路；如果电路中不但除了有存储记忆电路的输入端子，还有逻辑门电路的输入时，构成的电路类型称为米莱型时序逻辑电路。
6、分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的驱动方程、输出方程和次态方程，若所分析电路属于异步时序逻辑电路，则还要写出各位触发器的时钟脉冲方程。
7、时序逻辑电路中某计数器中的无效码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效码不再出现的能力称为自启动能力。
8、在分频、控制、测量等电路中，计数器应用得非常广泛。
构成一个六进制计数器最少要采用三位触发器，这时构成的电路有6个有效状态，2个无效状态。
9、寄存器可分为数码寄存器和移位寄存器，集成74LS194属于双向移位寄存器。
用四位移位寄存器构成环行计数器时，有效状态共有4个；若构成扭环计数器时，其有效状态是8个。
10、寄存器是可用来存放数码、运算结果或指令的电路，通常由具有存储功能的多位触发器组合起来构成。
自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？解答：从功能上看，时序电路任何时刻的稳态输出不仅和该时刻的输入相关，而且还决定于该时刻电路的状态，从电路结构上讲，时序电路一定含有记忆和表示电路状态的存储器。
而组合电路任何时刻的稳态输出只决定于该时刻各个输入信号的取值，由常用门电路组成则是其电路结构的特点。
在同步时序电路中，各个触发器的时钟信号是相同的，都是输入CP 脉冲，异步时序电路则不同，其中有的触发器的时钟信号是输入cp 脉冲，有的则是其他触发器的输出，前者触发器的状态更新时同步的，后者触发器状态更新有先有后，是异步的。
5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。
图T5.2解:（1）写方程式 驱动方程 nQ K J 200==n Q K J 011==n n Q Q J 012=， n Q K 22=输出方程：nQ Y 2= （2） 求状态方程nn n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 02020202000010+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01011010111111+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01222201222212=+=+=+（3）画状态图和时序图 状态图如下图所示：101时序图如下图所示：CP Q 0Q 1Q 25.3 试用边沿JK 触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。
解：（1）状态图如下图：（2）求状态方程、输出方程CQ Q Q n n n /101112+++的卡诺图如下图所示：输出方程为nn Q Q C 12=状态方程：n n n n n Q Q Q Q Q 120112+=+ n n n n n n Q Q Q Q Q Q 0120111+=+ n n n n n Q Q Q Q Q 120110+=+驱动方程：n n n n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 0122120121220112)(++=++=+n n n n n n Q Q Q Q Q Q 1021011+=+n n n n n Q Q Q Q Q 0012101)(++=+与JK 触发器的特性方程 比较，可以得到驱动方程 n n Q Q J 012= 、 n Q K 12=n Q J 01= 、n n Q Q K 021=n n n n Q Q Q Q J 12120=+= 10=K（4） 无效状态转换情况 111/1000 能自启动（5） 逻辑图如下图所示：5.4 画出用时钟脉冲上升沿触发的边沿D 触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。
专升本《数字电子技术》一、（共75题,共150分）1. （10001100）BCD码表示的数是（）。
（2分）A.二进制数B.八进制数C.十进制数D.十六进制数标准答案：C2. 下面4种逻辑关系中符合与非逻辑关系的是（）。
（2分）A.输入不同，输出为0B.输入有0，输出为0C.输入全1，输出为1D.输入全0，输出为1标准答案：D3. 下面各最小项中,与最小项ABC相邻的最小项是（）。
（2分）A.B.C.D.标准答案：A4. 逻辑函数F (X，Y，Z ) =(2，3，6，7)的最简与或表达式是（）。
（2分）A.F=XB.F=YC.F=ZD.F=XY标准答案：B5. 逻辑函数，约束条件:。
其最简与或表达式是（）。
（2分）A.B.C.D.标准答案：D6. 电路及有关波形如下图所示，输出Q 的波形是（）。
（2分）A.B.C.D.标准答案：A7. 下面给出的4个CMOS逻辑门中,输出为高电平的是（）。
（2分）A.B.C.D.标准答案：B8. 对于CMOS门电路,下面4种说法中正确的是（）。
（2分）A.输入端悬空将造成门电路损坏。
B.输入端悬空时相当于接低电平。
C.输入端悬空时相当于接高电平。
D.输入端悬空对门电路工作无影响。
标准答案：A9. 图示电路的逻辑表达式是（）。
（2分）A.B.C.D.标准答案：C10. 下面各门电路中,输出端Y=0的是（）。
（2分）A.B.C.D.标准答案：C11. 图示三态门组成的电路中,保证电路正常工作的条件是（）。
（2分）A.任何时刻,中最多只能有2个为低电平B.任何时刻，不能同时为低电平C.任何时刻,均可同时为低电平D.任何时刻,均不能为高电平标准答案：B12. 优先编码器正常工作时（）。
（2分）A.要求任何时刻至多只能出现1个输入信号B.任何时刻允许出现多个信号,但只对任意一个信号编码C.任何时刻允许出现多个信号,但根据优先级别只对一个信号编码D.任何时刻允许出现多个信号,并对每个信号同时编码标准答案：C13. 译码器的功能是（）。
目录一、设计任务与要求 (1)二、设计方案及原理 (1)三、电路图 (6)四、环形计数器的定义和电路的功能 (6)五、显示法国真结果 (7)六、实验总结 (8)七、参考文献 (9)一、设计任务与要求1.1、设计任务设计一个四位环形计数器。
1.2、设计要求设计的电路要求能自启动，有效状态为：0110—0011—1001—1100，并且显示仿真结果。
二、设计方案以及原理一．设计方案。
使用D触发器，先写出时钟方程，根据卡诺图得出状态方程，在根据状态方程得出驱动方程，根据驱动方程画出电路图，最后检验是否可以自启动和画出状态图。
二．设计原理。
1.时钟方程：CP0=CP1=CP2=CP3=CP;同步2.状态方程：因为有效状态为：0110—0011—1001—11000110→0011→1001→1100Q3的卡诺图QQ的卡诺图Q 的卡诺图Q 1 Q1 QQ3= Q 03.驱动方程：D 0= Q 1D 10D 2 = D 3= Q 4.电路图：5.状态表。
状态图：1000 0100 0010 1010 1011 1111 1101 0001↓↓↓↓↓↓↓↓0000——→0110——→0011——→1001——→1100←0101↑↑1110 0111所以该电路可以自启动。
三、电路图。
4位环形计数器四、环形计数器的定义和电路的功能1.定义环形计数器是由移位寄存器加上一定的反馈电路构成的，用移位寄存器构成环形计数器的一般框图，它是由一个移位寄存器和一个组合反馈逻辑电路闭环构成，反馈电路的输出接向移位寄存器的串行输入端，反馈电路的输入端根据移位寄存器计数器类型的不同，可接向移位寄存器的串行输出端或某些触发器的输出端。
2.四位环形计数器的功能。
实现了从0110→0011→1001→1100的效循环并且该电路可以自启动五、显示仿真结果。
0110→0011→1001→1100从上往下分别代表CP脉冲，Q0 , Q1, Q2, Q3.六、实验总结本次课程设计由于是个人独立选定课题，所以在此过程的开始时基本上所有人都在自己独立思考，本次课程设计让我弄懂了很多以前感觉模糊的东西，同时也带给我成功的喜悦感，增加了我的自信心，当我看到由我自己设计的东西由想法变成实物时，我的心里充满了成功的喜悦感。
第五章习题答案5-1分析题5-1图所示电路，画出时序图和状态图，起始状态Q0Q1Q2Q3=0001。
解时序图：CPQ0Q1Q2Q35-2分析题5-2图所示电路，画出电路的状态图。
解5-3 JK触发器组成5-3图所示电路。
分析该电路为几进制计数器，并画出电路的状态图。
该电路为五进制计数器5-4JK触发器促成如图5-4图所示的电路。
（1）分析该电路为几进制计数器，画出状态图。
= 1，电路为几进制计数器，画出其状态图。
（2）若令K3解：（1为7进制计数器5-5 试画出题5-5图（a）所示电路中B,C端的波形。
输入端A,CP波形如题5-5图(b)所示，触发器的起始状态为零。
1 5 6 123456789 10 11 12 13 14 15 16 17 18 19CPAQ0Q1BC5-6分析题5-6图所示电路，画出电路的状态图，说明电路能否自启动。
该电路能够自启动5-7 分析题5-7图所示电路，画出电路的状态图，说明电路能否自启动。
由状态图可见，电路图能够自启动5-8画出题5-8图所示电路的状态图和时序图，简要说明电路的基本功能。
解：状态图：功能分析：根据状态图可知：电路为三位格雷码发生器。
5-9 画出题5-9图所示的状态图和时序图。
解：状态图：时序图：5-10 如题5-10图所示，FF0为下降沿触发的JK触发器，FF1为上升沿触发的D触发器，试对应给定的RD ，CP,J,K的波形，画出Q,Q1的波形。
5-11图所示。
解：电路图：态图如题5-12图所示。
解：电路图如下：5-13 试用下降沿触发的边沿型JK触发器和与非门，设计一个按自然态序进行的七进制同步加法计数器。
解：电路图：5-14 试用上升沿触发的边沿型D触发器和与非门，设计一个按自然态序进行计数的十进制同步加法计数器。
解：电路图：5-15 试用JK触发器设计一个同步十进制计数器，要实现的状态图如题5-15图所示。
解：电路图如下：5-16 试设计一个具有如题5-16图所示功能的计数器电路，图中M为控制变量。
国防科技大学2008-2009学年秋季学期《数字电子技术基础》考试试卷（A ）卷考试形式： 闭卷 考试时间： 150 分钟 满分： 100 分。
题 号 一 二 三 四 五 六 七 八 总 分 得 分 评阅人注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。
2、密封线左边请勿答题，密封线外不得有姓名及相关标记。
得分一、 判断题（共10小题，每题1分，共10分）1、2009个‘1’连续异或为1，2009个‘0’连续同或为0。
（ ）2、已知X ＋Y=X ＋Z ，则Y=Z 。
（ ）3、任何一个逻辑函数均可以化成最小项之积和最大项之和两种标准形式。
（ ）4、仅由与非门构成的逻辑电路一定是组合电路。
（ ）5、在数字电路中，晶体三极管通常都工作在放大区或截止区。
（ ）6、触发器是能够存储1位二值信号的基本单元电路，是一种最简单的时序逻辑电路，也是构成半导体存储器的基本单元电路。
（ ） 7、时序逻辑电路必包含存储电路，而且输出必与电路状态相关。
（ ） 8、计数器是数字电路中的基本逻辑部件，其功能是记录脉冲的个数。
（ ） 9、随机存储器RAM 的基本特点是可随时快速读写，断电后数据不丢失。
（ ） 10、D/A 转换器的两个重要技术指标是转换精度和转换速度。
（ ）学号： 姓名： 学院： 年级： 专业：------------------------------------------------- 密 － 封 － 线 ------------------------------------------------------得分二、填空题（共5小题，每题2分，共10分）1、已知C A F ++=)(，则其对偶式=*F ；其反函数=F 。
2、按照逻辑功能的不同，触发器可以分成RS 、 、 、T 和T ′等类型；与非门组成的基本RS 触发器的特性方程是 ；T 触发器的特性方程为 。
3、由5个完全一样的反相器首尾相连接成环形振荡器，现测得输入信号的重复频率为10MHz ，则每个门的平均传输延迟时间为 ns 。
时序逻辑电路专升本试题及答案一、选择题（每题2分，共20分）1. 时序逻辑电路的特点是（）A. 电路的输出仅取决于当前输入B. 电路的输出仅取决于电路的初始状态C. 电路的输出取决于当前输入和电路的当前状态D. 电路的输出取决于电路的历史状态答案：C2. 下列不属于时序逻辑电路基本元件的是（）A. 触发器B. 译码器C. 寄存器D. 计数器答案：B3. 在触发器中，用于表示触发器状态的变量称为（）A. 输入变量B. 输出变量C. 状态变量D. 控制变量答案：C4. 下列触发器中，具有置零和置一功能的是（）A. D触发器B. RS触发器C. JK触发器D. T触发器答案：B5. 在计数器中，若计数器的模为N，则计数器的输出状态有（）种。
A. NB. N-1C. 2^ND. 2^N-1答案：C二、填空题（每题2分，共20分）6. 时序逻辑电路由________、________和________三部分组成。
答案：存储电路、组合逻辑电路、时钟信号7. 在触发器中，RS触发器具有________和________功能。
答案：置零、置一8. 寄存器用于存储二进制代码，其基本组成是________。
答案：触发器9. 计数器是一种用来计算输入脉冲个数的时序逻辑电路，分为________和________两种。
答案：同步计数器、异步计数器10. 在时序逻辑电路中，若触发器的输出端反馈到输入端，则称为________。
答案：反馈三、判断题（每题2分，共20分）11. 时序逻辑电路的输出仅取决于当前输入信号。
（）答案：错误12. 时序逻辑电路的输出仅取决于电路的初始状态。
（）答案：错误13. 触发器的状态转换是由输入信号和时钟信号共同决定的。
（）答案：正确14. 在计数器中，同步计数器的计数速度比异步计数器快。
（）答案：正确15. 译码器不属于时序逻辑电路的基本元件。
（）答案：正确四、简答题（每题5分，共25分）16. 简述触发器的基本功能。
专升本《数字电子技术》一、（共75题,共150分）1. （10001100）BCD码表示的数是（）。
（2分）A.二进制数B.八进制数C.十进制数D.十六进制数.标准答案：C2. 下面4种逻辑关系中符合与非逻辑关系的是（）。
（2分）A.输入不同，输出为0B.输入有0，输出为0C.输入全1，输出为1D.输入全0，输出为1.标准答案：D3. 下面各最小项中,与最小项ABC相邻的最小项是（）。
（2分）A.B.C.D..标准答案：A4. 逻辑函数F (X，Y，Z ) =(2，3，6，7)的最简与或表达式是（）。
（2分）A.F=XB.F=YC.F=ZD.F=XY.标准答案：B5. 逻辑函数，约束条件:。
其最简与或表达式是（）。
（2分）A.B.C.D..标准答案：D6. 电路及有关波形如下图所示，输出Q的波形是（）。
（2分）A.B.C.D..标准答案：A7. 下面给出的4个CMOS逻辑门中,输出为高电平的是（）。
（2分）A.B.C.D..标准答案：B8. 对于CMOS门电路,下面4种说法中正确的是（）。
（2分）A.输入端悬空将造成门电路损坏。
B.输入端悬空时相当于接低电平。
C.输入端悬空时相当于接高电平。
D.输入端悬空对门电路工作无影响。
.标准答案：A9. 图示电路的逻辑表达式是（）。
（2分）A.B.C.D..标准答案：C10. 下面各门电路中,输出端Y=0的是（）。
（2分）A.B.C.D..标准答案：C11. 图示三态门组成的电路中,保证电路正常工作的条件是（）。
（2分）A.任何时刻,中最多只能有2个为低电平B.任何时刻，不能同时为低电平C.任何时刻,均可同时为低电平D.任何时刻,均不能为高电平.标准答案：B12. 优先编码器正常工作时（）。
（2分）A.要求任何时刻至多只能出现1个输入信号B.任何时刻允许出现多个信号,但只对任意一个信号编码C.任何时刻允许出现多个信号,但根据优先级别只对一个信号编码D.任何时刻允许出现多个信号,并对每个信号同时编码.标准答案：C13. 译码器的功能是（）。
1.【填空题】连续变化的量称为模拟量，离散变化的量称为 ____。
答案：数字量2.【填空题】数字波形是由0和____组成的序列脉冲信号。
答案：13.【填空题】二进制数的权值是____的幂。
答案：24.【填空题】已知逻辑函数AC C B A Y +=，约束条件为0=C B 则卡诺图中有____个最小项。
答案：35.【填空题】逻辑函数=++++=D C B A D C B A Y ____。
答案：16.【填空题】逻辑函数的____表达式是唯一的 。
答案：最小项7.【填空题】逻辑函数的常用表示方法有4种；其中卡诺图和____具有唯一性。
答案：真值表8.【填空题】在数字逻辑电路中，三极管工作在____状态和截止状态。
答案：饱和9.【填空题】集电极开路（OC 门）使用时，输出端与电源之间应外接____。
答案：负载电阻10.【填空题】可用作多路数据分时传输的逻辑门是____门。
答案：三态11.【填空题】若TTL 与非门的输入低电平噪声容限U NL = 0.7V ，输入低电平U IL = 0.2 V ，那么它的关门电平U OFF =____V 。
答案：0.912.【填空题】在TTL 门电路中，输入端悬空在逻辑上等效于输入____电平。
答案：高13.【填空题】分析组合逻辑电路时，一般根据____图写出输出逻辑函数表达式。
答案：逻辑电路14.【填空题】用门电路设计组合逻辑电路时，通常根据设计要求列出____，再写出输出逻辑函数表达式。
答案：真值表15.【填空题】BCD －七段译码器／驱动器输出高电平有效时，用来驱动____极数码管。
答案：共阴16.【填空题】八位二进制串行进位加法器由____个全加器组成，可完成两个8位二进制数相加。
答案：817.【填空题】主从结构的JK 触发器存在____问题。
答案：一次变化18.【填空题】把D 触发器转换为T ′′ 触发器的方法是____。
答案：nQ D =19.【填空题】把JK 触发器转换为T ′ 触发器的方法是____。
电气工程师-专业基础（发输变电）-数字电子技术-3.6时序逻辑电路[单选题]1.图3-6-1是一个集成74LS161集成计数器电路图，则该电路实现的逻辑功能是()。
[2018年真题]（江南博哥）图3-6-1A.十进制加计数器B.四进制加计数器C.八进制加计数器D.十六进制加计数器正确答案：C参考解析：加法计数器74LS161预置数端接地，无预置数。
根据输出端逻辑关系，即当Q3Q2Q1Q0＝（0111）2时，下个CP脉冲，电路重新置零。
从（0000）2到（0111）2需计数8次，因此该电路实现的逻辑功能是八进制计数器。
[单选题]2.采用中规模加法计数器74LS161构成的电路如图3-6-2所示，该电路构成几进制加法计数器()。
[2017年真题]图3-6-2表3-6-1 74LS161功能表A.九进制B.十进制C.十二进制D.十三进制正确答案：B参考解析：由表3-6-1得，加法计数器74LS161预置数为DCBA＝（0011）2，当Q D＝1，Q C＝1首次出现时，即输出为（1100）2重新进行预置数。
其它情况继续保持计数。
计数器的循环状态为：0011-0100-0101-0110-0111-1000-1001-1010-1011-1100-0011，因此，为十进制计数器。
[单选题]3.四位双向移位寄存器74194组成的电路如图3-6-3所示，74194的功能表如表3-6-2所示，该电路的状态转换图为()。
[2016年真题]图3-6-3图3-6-4表3-6-2A.图（a）B.图（b）C.图（c）D.图（d）正确答案：A参考解析：M1和CP的产生第一个脉冲时，M1＝CP＝1，电路处于置数状态，因此第一个数为1000。
脉冲过后，M1＝0，M0＝1，电路开始执行右移操作。
根据逻辑关系图以及电路图可看出：故其循环为1000、0100、0010、0001。
因此，状态转换图为图（a）。
[单选题]4.图3-6-5电路中波形的频率为()。
电子电路设计调试与维修课程理论知识题库一、判断题1.在N型半导体中如果掺入足够量的三价元素，可将其改型为P型半导体。
（）2.当温度升高后，二极管的正向电压减小，反向电流增大。
（）3.稳压二极管工作在正向导通状态。
（）4.三极管的ICEO越大，说明其热稳定性越好。
（）5.对放大电路中的三极管测量，各级对地电压为UB=2.7V，UE=2V，UC=6V，则该管工作在放大区。
（）6.场效应晶体管是用栅极电压控制漏极电流的。
（）7.在基本放大电路中，基极电阻RB的主要作用是调节偏流IB与防止输入信号交流短路。
（）8.检查放大器中的晶体管在静态时是否进入截止区，最简便的方法是测量ICQ。
（）9.某放大电路不带负载时测得输出电压UO=2V，带负载（RL=3.9KΩ）时输出电压下降为1.5V，此时其输出电阻为3.1KΩ。
（）10.放大变化缓慢的信号应采用变压器耦合。
（）11.零点漂移是指放大电路输入信号为零时，用灵敏的直流表测量输出端，也会有变化缓慢的输出电压产生。
（）12.差模信号是差动放大电路两个输入端对地的信号之和。
（）13.衡量一个差动放大电路抑制零漂能力的最有效的指标是差模电压放大倍数。
（）14.功放电路的功率主要与电路输出信号最大功率有关。
（）15. OTL互补对称功放电路是指无输出变压器且无输出电容功放电路。
（）16.理想运算放大器的两个重要结论是虚短与虚地。
（）17.同相输入比例运算电路的电压放大倍数是-RF/R1。
（）18.反相输入比例运算电路的电压放大倍数是（1+RF/R1）。
（）19.通过某种方式，将放大器的输出量的一部分或全部返送到输入回路的过程叫反馈。
（）20.在反馈电路中，被调量是电压的称为电压反馈。
（）21.在反馈电路中，被调量是电流的称为电流反馈。
（）22.串联反馈的反馈量是以电流形式馈入输入回路，和输入电流相比较而产生净输入量。
（）23.并联反馈的反馈量是以电压形式馈入输入回路，和输入电压相比较而产生净输入量。
时序逻辑电路模块6-1一、填空题（每空2分，共18分）1、时序逻辑电路通常包含_______电路和_________电路两部分组成。
2、时序逻辑电路的基本构成单元是____________。
3、构造一个模6计数器，电路需要个状态，最少要用个触发器，它有个无效状态。
4、四位扭环形计数器的有效状态有个。
5、移位寄存器不但可_________ ，而且还能对数据进行 _________。
二、判断题（每题2分，共10分）1、时序逻辑电路的输出状态与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。
2、同步计数器的计数速度比异步计数器快。
3、移位寄存器不仅可以寄存代码，而且可以实现数据的串-并行转换和处理。
4、双向移位寄存器既可以将数码向左移，也可以向右移。
5、由四个触发器构成的计数器的容量是16三、选择题（每题3分，共18分）1、同步时序电路和异步时序电路比较，其差异在于后者（）。
A．没有触发器 B．没有统一的时钟脉冲控制C．没有稳定状态 D．输出只与内部状态有关2、时序逻辑电路中一定是含（）A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器3、8位移位寄存器，串行输入时经( )个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.84、计数器可以用于实现（）也可以实现（）。
A ．定时器B ．寄存器C ．分配器D ．分频器5、用n个触发器构成扭环型计数器,可得到最大计数长度是（）。
A、nB、2nC、2nD、2n-16、一个 4 位移位寄存器可以构成最长计数器的长度是（）。
A.8B.12C.15D.16四、时序逻辑电路的分析（34分）分析下图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路实现的的逻辑功能。
A为输入变量。
五、计数器的分析题（20分）集成4位二进制加法计数器74161的连接图如图所示，LD是预置控制端；D0、D1、D2、D3是预置数据输入端；Q3、Q2、Q1、Q0是触发器的输出端，Q0是最低位，Q3是最高位；LD为低电平时电路开始置数，LD为高电平时电路计数。
一、填空题1、一个4位的扭环形计数器有（）个状态。
2、一个4位的环形计数器有（）个状态。
3、集成计数器的级联方式有（）和（）两种方式。
4、利用（）可以把集成计数器设计成初态不为零的计数器。
5、利用（）和（）可以改变集成计数器的计数长度。
6、一个模为24的计数器，能够记录到的最大计数值是（）。
7、计数器的模表示计数器的（）计数长度。
二、综合题1、用74LS160设计同步31进制计数器。
2、分析图7314电路，说明计数器的分频比。
图73143、分析图7313电路，说明功能。
图73134、用74161,设计一个可控计数器。
当输入控制A＝0时，为5进制计数器；当A=1时，为15进制计数器。
5、分析图7311电路，说明功能。
图73116、基于74LS161，用异步清零法法设计一个10进制计数器。
7、基于74LS160，用反馈置数法设计一个7进制计数器，要求计数范围是0011、0100～1001。
8、分析如图7308电路，说明功能。
图73089、分析如图7307电路，说明功能。
图730710、分析如图7306电路，说明功能。
图730611、用同步置数法设计基于74LS161的11进制计数器。
12、分析图7303所示电路，说明其功能。
图730313、用74LS160,设计一个40进制计数器。
14、用图7301所示74LS161集成计数器，采用反馈置数法设计一个12进制计数器。
15、分析如图7304电路，说明功能。
图730416、分析如图电路，说明功能。
图734017、基于74LS162的同步置数功能设计一个65进制计数器。
18、分析如图电路，说明功能。
图733819、基于74LS162的同步清零功能设计一个65进制计数器。
20、分析如图7336电路，说明功能。
图733621、基于74LS162的同步置数功能设计一个9进制计数器。
22、基于74LS162的同步清零功能设计一个9进制计数器。
23、分析如图7333电路，说明功能。
4位环形计数器[0012D ()n n n k Q Q Q k -= 为模值]：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY rounder ISPORT(cp,clear:IN STD_LOGIC;q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END rounder;ARCHITECTURE b OF rounder ISSIGNAL temp:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGINPROCESS(clear,cp)BEGINIF(cp'event and cp='1') THENIF clear='1' THENtemp<="0000";ELSIF temp="0000"THENtemp<="0001";ELSIF temp="0001"THENtemp<="0010";ELSIF temp="0010"THENtemp<="0100";ELSIF temp="0011"THENtemp<="0110";ELSIF temp="0100"THENtemp<="1000";ELSIF temp="00101"THENtemp<="1010";ELSIF temp="0110"THENtemp<="1100";ELSIF temp="0111"THENtemp<="1110";ELSIF temp="1000"THENtemp<="0001";ELSIF temp="1001"THENtemp<="0010";ELSIF temp="1010"THENtemp<="0100";ELSIF temp="1011"THENtemp<="0110";ELSIF temp="1100"THENtemp<="1000";ELSIF temp="1101"THENtemp<="1010";ELSIF temp="1110"THENtemp<="1100";ELSIF temp="1111"THENtemp<="1110";ELSEtemp<="0000";END IF;END IF;END PROCESS;q<=temp;END b;。
