用移位寄存器74LS194实现7位串行左移并行转换电路、四位环形计数器

实验七移位寄存器及其应用一、实验目的1.移位寄存器74LS194的逻辑功能及使用方法；2.熟悉4位移位寄存器的应用。

二、实验预习要求1.了解74LS194的逻辑功能；2.用4位移位寄存器构成8位移位寄存器；3.了解移位寄存器构成环形计数器的方法。

三、实验原理1. 移位寄存器是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。

74LS194是一个4位双向移位寄存器，最高时钟脉冲为36MHz，其逻辑符号及引脚排列如图实验7.1所示。

图实验7.1 74 LS194逻辑符号及引脚排列其中：D0～D1为并行输入端；Q0～Q3为并行输出端；SR－右移串引输入端；SL－左移串引输入端；S1、S0－操作模式控制端；/CR－为直接无条件清零端；CP－为时钟脉冲输入端。

74LS194模式控制及状态输出如表实验7.1所示。

2. 用74LS194构成8位移位寄存器电路如图实验7.2所示，将芯片（1）的Q3接至芯片（2）的SR，将芯片（2）的Q4接至芯片（1）的SL，即可构成8位的移位寄存器。

注意：/CR端必须正确连接。

3. 74LS194构成环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图实验7.3所示。

设初态为Q3Q2Q1Q0=1000，则在CP作用下，模式设为右移，输出状态依次为：表实验7.1 74LS194工作状态表2. 用74LS194构成8位移位寄存器电路如图实验7.2所示，将芯片（1）的Q3接至芯片（2）的SR，将芯片（2）的Q4接至芯片（1）的SL，即可构成8位的移位寄存器。

注意：/CR端必须正确连接。

图实验7.2 8位移位寄存器3. 74LS194构成环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图实验7.3所示。

设初态为Q3Q2Q1Q0=1000，则在CP作用下，模式设为右移，输出状态依次为：图实验7.3 环形计数器图实验7.3电路是一个有四个有效状态的计数器，这种类型计数器通常称为环形计数器。

实验八移位寄存器及其应用一、实验目的１、掌握中规模4位双向移位寄存器逻辑功能及使用方法。

２、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。

二、实验原理１、寄存器使一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下一次左移或右移。

既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。

根据移位寄存器存取信息的方式不同分为：串如串出、串如并出、并入串出、并入并出四种形式。

２、本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图8-1所示。

其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串行输入端，S L为左移串行输入端；S1、S0为操作模式控制端；C R为直接无条件清零端；CP为时钟脉冲输入端。

功能见表8-1。

３、移位寄存器的应用可构成移位寄存器形计数器；：顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据等。

本实验研究移位寄存器用作环形计数器和数据的串、并行转换。

⑴环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图8—2所示，把输入端和右移串行输入端相连接，设初始状态Q0Q1Q2Q3=1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100 → 0010 → 0001 → 1000→……，如表8—2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。

图8—2电路可以由各个输出端输出在实践上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。

如果将输出与左移串行输入端相连接，即可达到左移循环移位。

⑵串行/并行转换器串行/并行转换是指串行输入的数码，经转换电路之后变成并行输出。

图8—3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。

实验九移位寄存器及其应用一、实验目的1.掌握中规模四位双向移位寄存器的逻辑功能2.熟悉移位寄存器的应用——实现数据的串行-并行转换和构成环形计数器二、实验设备及器件1.数字电路实验箱2.74LS194（CC40194）×2，CC4011（74LS00），CC4068（74LS30）三、实验内容及步骤1.测试74LS194的逻辑功能按图9-5接线，CR、S1、S0、S L、S R、D0、D1、D2、D3、Q0、Q1、Q2、Q3分别接至逻辑电平显示器的输入插口，CP接单次脉冲源。

按表9-5测试（1）清零令CR=0，其它输入为任意状态，这时寄存器输出Q0、Q1、Q2、Q3应均为零（2）送数令1CR，S0=S1=1，送入任意四位二进制数，如D0D1D2D3=abcd，加CP脉冲，观察CP=0、CP由0→1、CP由1→0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲上升沿（3）左移令1CR、S1=0、S0=1，由右移串行输入端S L送入二进制数码如1111，=由CP端连续加四个CP脉冲，观察输出端情况，记录之（4）右移令1CR、S1=0、S0=1，由右移串行输入端S R送入二进制数码如0100，=连续加四个CP脉冲，观察输出，记录之（5）保存寄存器预置任意四位二进制数码abcd，然后令1CR、S1=S0=0，加=CP脉冲，观察输出，记录之表9-52、环行计数器自拟实验线路用并行送数法预置寄存器为某二进制数（如0100），然后进行右移循环，观察寄存输出，记入表9-6中表9-63、实现数据的串行-并行转换（1）串行输入-并行输出按图9-3接线，进行右移串入-并出实验，串入数码自定；改接线路用左移方式实现并行输出。

自拟表格，记录之（2）并行输入-串行输出按图9-4接线，进行右移并入-串出实验，并入数码自定。

再改接线路用左移方式实现串行输出。

自拟表格，记录之。

verilog 基于74ls194的移位寄存器设计要求：设计一个7位串行输入，并行输出的移位寄存器，建立74ls194,使其具有置数，左移，右移及保持功能首先设计74ls194module ls194(Q,D,S0,S1,DSR,DSL,CLR,CLK);//输入输出端口列表output [3:0] Q;//输出是四位的Qinput [3:0] D;input S0,S1,DSR,DSL,CLR,CLK;reg [3:0] Q;//输出是4位的寄存器变量，可以存储数据always @(posedge CLK or negedge CLR)//异步复位beginif(!CLR)//检测Q = 4'b0000;elsecase({S1,S0})//根据S0，S1的值来决定Q的输出2'b00:begin Q <= Q;end//保持2'b01:begin Q <= Q<<1;Q[0] <=DSR ;end//左移2'b10:begin Q <= Q>>1;Q[3] <=DLS ;end//右移2'b11:begin Q <= D;end//直接进行数据的传送default :begin Q <= 4'bx;end//高阻态形式endcaseendendmodule最后设计移位寄存器module yiwei(dout,clk,clr,dsrin,st)output [7:0] dout;//七位的并行输出input clk,clr,dsrin;//时钟输入信号clk,复位信号clr,input st;//启动信号wire ss1;wire st;wire dsrin;wire [3:0] ddinh;wire [3:0] ddinl;wire vcc;wire ddout7;assign ddinh = 4'b1111;assign ddinl[3:1] = 3'b110;assign ddinl[0] = dsrin;assign vcc = 1;assign ddout7 = dout[7];ls194 u1(.Q(dout[3:0]),.D(ddinl),.S1(ss1),.S0(vcc),.DSR(dsrin),.DSL(vcc),.CLR(clr),.CLK(clk)); ls194u2(.Q(dout[7:4]),.D(ddinh),.S1(ss1),.S0(vcc),.DSR(dout[3]),.DSL(vcc),.CLR(clr),.CLK(clk)); nand u3(ss1,ddout7,st);endmodule。

74LS194左右移位寄存器4位移位寄存器仿真其中，3D、2D、1D、0D为并行输入端；3Q、2Q、1Q、0Q为并行输出端；R S为右移串行输入端；L S为左移串行输入端；1S、0S为操作模式控制端；R C为直接无条件清零端；CP为时钟脉冲输入端。

74LS194有5种不同操作模式：并行送数寄存；右移(方向由3Q→0Q)；左移(方向由0Q→3Q)；保持及清零。

1S、0S和R C端的控制作用如表3.10.1所示。

表3.10.1：输入输出功能移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或并行数据转换为串行数据等。

把移位寄存器的输出反馈到它的串行输入端，就可进行循环移位，如图3.10.2所示。

把输出端0Q 和右移串行输入端RS 相连接，设初始状态3Q2Q 1Q 0Q =1000，则在时钟脉冲作用下，3Q2Q 1Q 0Q 将依次变为0100→0010→0001→1000→……，可见，它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。

图3.10.2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。

图3.10.2四、实验室操作实验内容：1.逻辑功能验证移位寄存器（1）将两块74LS74集成片插入IC 空插座中,按图41（a）连线,接成左移移位寄存器。

接好电源即可开始实验。

先置数据0001,然后输入移位脉冲。

置数,即把Q3、Q2、Q1、Q置成0001,按动单次脉冲,移位寄存器实现左移功能。

（2）按图42（b）连线,方法同（1）则完成右移移位功能验证。

(a)左移移位(b)右移移位图41 D触发器组成移位寄存器的实验线路图(1). 并行输入：参阅图 3.10.3，设计画出实验电路图，在THD-1型（或Dais-2B型）实验台上将实验线路搭好。

根据74LS194功能表3.10.1要求，进行并行输入实验，并填写表3.10.2。

74LS194中规模移位寄存器作业12-18电子技术教研室数字电路电子技术教研室数字电路移位寄存器寄存器寄存器的分类一、寄存器（用四块D触发器构成）若输入：100100001、电路结构存入：10012、工作原理存数指令CPQ0Q1Q2Q3D0D1D2D31DR1DR1DR1DRRD二、移位寄存器1、左移位电路组成（从Q3向Q0移)Q0端是串行输出端；DIL是左移数据输入端；1DC1FFDQ31DC1FFCQ21DC1FFBQ11DC1FFAQ0CPDILQ0Q1Q2Q3端是并行输出端。

2、工作过程例如：要移入D0D1D2D3左移状态表Q0Q1Q2Q3DILCP顺序XXXD0XX D0D1XD0D1D2D0D1D2D34个CP过后，D0D1D2D3移入D01D12D23D34Cr:异步清零端S1，S0：工作方式控制端SL，SR：移位数据输入端D0D1D2D3：并行数据输入端Q0Q1Q2Q3：寄存器输出四位双向移位寄存器74LS194（一）逻辑符号Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS19474LS194功能表输入输出Ｑ０Ｑ1Ｑ2Ｑ3０φφφφφφφ１０φφφφφφ１↑φd0……d3１１φ００００保持d0d1d2d3１QQQ１↑１φφ０１φ0n1n2n１↑０φφ０１φ0Q0nQ1nQ2nQQQ１↑φφφ１０１1n2n3n１１↑φφφ１００QQQ1n2n3n0RCPSRD0……D3SL１φφφφ００φ保持S1S0S1S074LS194功能表1.当Cr=0时，异步清零2.当S1S0＝00时，保持3.当S1S0=01时，右移且数据从SR端串行输入4.当S1S0=10时，左移且数据从SL端串行输入5.当S1S0＝11时，并行置数（二）功能Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS194CPQ1Q2Q3Q4101112d00113d1d0014d2d1d0050111（三）应用1、实现数据的串/并转换Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS194串行输入d0…d2Q1Q2Q3Q41CP11Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS194Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS194串行输入d0….d61Q1Q2Q3Q4Q5Q6Q7Q811Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS19401Q0Q1Q2Q31000010000100001M=4的环形计数器2、构成移位型计数器例、构成M=4 的环形计数器将移位寄存器的某一级输出直接反馈到第一级串行输入端Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS19401Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS1941>11000Q0Q1Q2Q300001000110011101111011100110001例：构成M=8的扭环形计数器Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS19401将移位寄存器的某一级输出取反后反馈到第一级串行输入端Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS19401Q0Q1Q2Q3SRD0D1D2D3SLS1S0CPCr74LS1941&0111Q0Q1Q2Q300001000110011101111011100110001M=7的扭环形计数器例:分析图示电路，说明其逻辑功能。

第六章 时序逻辑电路6-1 分析题图6-1所示的同步时序电路，画出状态图。

题图6-1解： 11221211n n n n J K Q T Q Z Q Q ====，，，，11111111212n n n n nn n nQ J Q K Q Q Q Q Q Q +=+=+=+122212n n n n Q T Q Q Q +=⊕=⊕，状态表入答案表6-1所示，状态图如图答案图6-1所示。

答案表6-1答案图6-16-2 分析题图6-2所示的同步时序电路，画出状态图。

题图6-2 解：按照题意，写出各触发器的状态方程入下：11J K A ==，21n J Q =，21K =，1212n n nQ Q Q +=，111n n Q A Q +=⊕状态表入答案表6-2所示，状态图如图答案图6-2所示。

答案表6-2答案图6-2Q 2n Q 1n Q 2n+1 Q 1n+1 Z0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1A Q 2n Q 1n Q 2n+1 Q 1n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0CLK D 1D 2D 3Q 3Q 2Q 1Q 2Q 3Q 1Q 1Q 2Q 3&6-3分析题图6-3所示的同步时序电路，画出状态图。

题图6-3解：按照题意，写出各触发器的状态方程入下：1112213232131n n n nn J K T J K Q Q T J Q Q K Q ========1，，， 133********n n n n n n n nQ J Q K Q Q Q Q Q Q +=+=+ 1222132n n n n nQ T Q Q Q Q +=⊕=⊕ 1111111n n n n Q T Q Q Q +=⊕=⊕=答案表6-3答案图6-36-4 在题图6-4所示的电路中，已知寄存器的初始状态Q 1Q 2Q 3=111。

4位移位寄存器仿真其中,3D 、2D 、1D 、0D 为并行输入端；3Q 、2Q 、1Q 、0Q 为并行输出端；R S 为右移串行输入端；L S 为左移串行输入端;1S 、0S 为操作模式控制端;R C 为直接无条件清零端;CP 为时钟脉冲输入端。

74L Ｓ194有5种不同操作模式：并行送数寄存；右移(方向由3Q →0Q ）;左移（方向由0Q →3Q ）；保持及清零。

1S 、0S 和R C 端的控制作用如表３．10.１所示。

表3.10.1：输 入输 出功能说明 CLR CLK1S 0S L S R S 1+n A Q 1+n B Q 1+n C Q 1+n D Q 0 1 1 1 1 1 × ↑ ↑ ↑ ↑ ↑ × × 0 １ 0 1 1 0 1 0 １ １ × ×× 0 × 10 × 1 × ０ 0 1 n B Q n B Q A 0 n A Q n A Q n C Q n C Q B 0 n B Q n B Q n D Q n D Q C 0 n C Q n C Q 0 １ D 异步清0右移右移左移左移并行输入1 ↑ ０ 0 × × × × n A Q n B Qn C Q n D Q保持移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器;串行累加器；可用作数据转换,即把串行数据转换为并行数据,或并行数据转换为串行数据等。

把移位寄存器的输出反馈到它的串行输入端，就可进行循环移位,如图３.10.2所示。

把输出端0Q 和右移串行输入端R S 相连接,设初始状态3Q 2Q 1Q 0Q =1000,则在时钟脉冲作用下,3Q 2Q 1Q 0Q 将依次变为01０0→0010→0００１→１000→……，可见，它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。

电学实验报告模板实验原理移位寄存器是逻辑电路中的一种重要逻辑部件，它能存储数据，还可以用来实现数据的串行-并行转换、数据的运算和处理。

1.寄存器（1）D触发器图1 D触发器图1所示D触发器。

每来一个CLK脉冲，触发器都在该CLK脉冲的上升沿时刻，接收输入数据D,使之作为触发器的新状态。

D触发器的特性方程为（2）用D触发器构成并行寄存器图2 用D触发器构成并行寄存器图2所示为用D触发器构成四位并行寄存器。

为异步清零控制端，高电平有效。

当时，各触发器输出端Q的状态，取决于CLK上升沿时刻的D端状态。

2.移位寄存器（1）用D触发器构成移位寄存器图3 用D触发器构成4位串行移位寄存器图3所示为用D触发器构成的4位串行移位寄存器。

其中左边第一个触发器的输入端接收输入数据,其余的每一个触发器的输入端均与左边相邻的触发器的Q端连接。

当时钟信号CLK的上升沿时刻，各触发器同时接收输入数据。

四位寄存器的所存数据右移一位。

（2）双向移位寄存器74LS194图4 双向移位寄存器74LS194逻辑框图图4 所示为集成电路芯片双向移位寄存器74LS194逻辑框图。

为便于扩展逻辑功能，在基本移位寄存器的基础上增加了左右移控制、并行输入、保持和异步清零等功能。

74LS194的逻辑功能如表1所列。

表13.用移位寄存器构成计数器（1）环形计数器图5 环形计数器如果将移位寄存器的串行移位输出端接回到串行移位输入端，如图5所示。

那么，在时钟CLK的作用下，寄存器里的数据将不断循环右移。

例如，电路的初始状态为，则电路的状态转换图如图6所示。

可以认为，这是一个模4计数器。

图6 环形计数器状态转换图实验内容及步骤1. 用两片74LS74构成四位移位寄存器（1）74LS74引脚图图10 74LS74引脚图（2）用74LS74构成四位移位寄存器图11 用74LS74构成四位移位寄存器实验电路按照图11连接电路。

首先设置，使寄存器清零。

然后，设置，在CLK输入端输入单次脉冲信号当作时钟信号，通过输出端的发光二极管观察的状态，判断移位的效果。

实验四：时序逻辑电路(集成寄存器和计数器)一、实验目的：1．熟悉中规模集成计数器的逻辑功能和使用方法；掌握用集成计数器组成任意模数为M的计数器。

2．加深理解移位寄存器的工作原理及逻辑功能描述；熟悉中规模集成移位寄存器的逻辑功能和使用方法；掌握用移位寄存器组成环形计数器的基本原理和设计方法。

二、知识点提示和实验原理：㈠计数器：计数器的应用十分广泛，不仅可用来计数，也可用于分频、定时和数字运算。

计数器种类繁多，根据计数体制不同，计数器可分为二进制计数器和非二进制计数器两大类。

在非二进制计数器中，最常用的是十进制计数器，其他的称为任意进制计数器。

根据计数器的增减趋势的不同，计数器可分为加法计数器和减法计数器。

根据计数脉冲引入方式不同，计数又可分为同步计数器和异步计数器。

在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。

用集成计数器实现任意M进制计数器：一般情况任意M进制计数器的结构分为3类，第一种是由集成二进制计数器构成，第二种为移位寄存器构成的移位寄存型计数器，第三种为集成触发器构成的简单专用计数器。

当M较小时通过对集成计数器的改造即可以实现，当M较大时，可通过多片计数器级联实现。

实现方法：(1)当所需计数器M值小于集成计数器本身二进制计数最大值时，用置数(清零)法构成任意进制计数器；⑵当所需计数器M值大于集成计数器本身二进制计数最大值时，可采用级联法构成任意进制计数器。

常用的中规模集成器件：4位二进制计数器74HC161，十进制计数器74HC160，加减计数器74HC191、74HC193,异步计数器74LS290。

所有芯片的电路、功能表见教材。

㈡寄存器：寄存器用来寄存二进制信息，将一些待运算的数据、代码或运算的中间结果暂时寄存起来。

按功能划分，寄存器可分为数码寄存器和移位寄存器两大类。

数码寄存器用来存放数码，一般具有接收数码、保持并清除原有数码等功能，电路结构和工作原理郡比较简单。

4位移位寄存器仿真其中，3D 、2D 、1D 、0D 为并行输入端；3Q 、2Q 、1Q 、0Q 为并行输出端；R S 为右移串行输入端；L S 为左移串行输入端；1S 、0S 为操作模式控制端；R C 为直接无条件清零端；CP 为时钟脉冲输入端。

74LS194有5种不同操作模式：并行送数寄存；右移(方向由3Q →0Q )；左移(方向由0Q →3Q )；保持及清零。

1S 、0S 和R C 端的控制作用如表3.10.1所示。

表3.10.1：移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或并行数据转换为串行数据等。

把移位寄存器的输出反馈到它的串行输入端，就可进行循环移位，如图3.10.2所示。

把输出端0Q 和右移串行输入端R S 相连接，设初始状态3Q 2Q 1Q 0Q =1000，则在时钟脉冲作用下，3Q 2Q 1Q 0Q 将依次变为0100→0010→0001→1000→……，可见，它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。

图3.10.2电路可以由各1. 逻辑功能验证移位寄存器（1）将两块74LS74集成片插入IC 空插座中,按图41（a ）连线,接成左移移位寄存器。

接好电源即可开始实验。

先置数据0001,然后输入移位脉冲。

置数,即把Q 3、Q 2、Q 1、Q 0置成0001,按动单次脉冲,移位寄存器实现左移功能。

（2）按图42（b ）连线,方法同（1）则完成右移移位功能验证。

(a)左移移位(b)右移移位图41D触发器组成移位寄存器的实验线路图(1). 并行输入：参阅图3.10.3，设计画出实验电路图，在THD-1型（或Dais-2B 型）实验台上将实验线路搭好。

根据74LS194功能表3.10.1要求，进行并行输入实验，并填写表3.10.2。

(2). 动态保持：根据74LS194功能表3.10.1“保持”功能，观察单脉冲作用时输出端变化情况，并填表3.10.3。

4位移位寄存器仿真其中，3D 、2D 、1D 、0D 为并行输入端；3Q 、2Q 、1Q 、0Q 为并行输出端；R S 为右移串行输入端；L S 为左移串行输入端；1S 、0S 为操作模式控制端；R C 为直接无条件清零端；CP 为时钟脉冲输入端。

74LS194有5种不同操作模式：并行送数寄存；右移(方向由3Q →0Q )；左移(方向由0Q →3Q )；保持及清零。

1S 、0S 和R C 端的控制作用如表3.10.1所示。

表3.10.1：移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或并行数据转换为串行数据等。

把移位寄存器的输出反馈到它的串行输入端，就可进行循环移位，如图3.10.2所示。

把输出端0Q 和右移串行输入端R S 相连接，设初始状态3Q 2Q 1Q 0Q =1000，则在时钟脉冲作用下，3Q 2Q 1Q 0Q 将依次变为0100→0010→0001→1000→……，可见，它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。

图3.10.2电路可以由各1. 逻辑功能验证移位寄存器（1）将两块74LS74集成片插入IC 空插座中,按图41（a ）连线,接成左移移位寄存器。

接好电源即可开始实验。

先置数据0001,然后输入移位脉冲。

置数,即把Q 3、Q 2、Q 1、Q 0置成0001,按动单次脉冲,移位寄存器实现左移功能。

（2）按图42（b ）连线,方法同（1）则完成右移移位功能验证。

(a)左移移位(b)右移移位图41D触发器组成移位寄存器的实验线路图(1). 并行输入：参阅图3.10.3，设计画出实验电路图，在THD-1型（或Dais-2B 型）实验台上将实验线路搭好。

根据74LS194功能表3.10.1要求，进行并行输入实验，并填写表3.10.2。

(2). 动态保持：根据74LS194功能表3.10.1“保持”功能，观察单脉冲作用时输出端变化情况，并填表3.10.3。

4位移位寄存器仿真其中，3D 、2D 、1D 、0D 为并行输入端；3Q 、2Q 、1Q 、0Q 为并行输出端；R S 为右移串行输入端；L S 为左移串行输入端；1S 、0S 为操作模式控制端；R C 为直接无条件清零端；CP 为时钟脉冲输入端。

74LS194有5种不同操作模式：并行送数寄存；右移(方向由3Q →0Q )；左移(方向由0Q →3Q )；保持及清零。

1S 、0S 和R C 端的控制作用如表3.10.1所示。

表3.10.1：移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或并行数据转换为串行数据等。

把移位寄存器的输出反馈到它的串行输入端，就可进行循环移位，如图3.10.2所示。

把输出端0Q 和右移串行输入端R S 相连接，设初始状态3Q 2Q 1Q 0Q =1000，则在时钟脉冲作用下，3Q 2Q 1Q 0Q 将依次变为0100→0010→0001→1000→……，可见，它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。

图3.10.2电路可以由各1. 逻辑功能验证移位寄存器（1）将两块74LS74集成片插入IC 空插座中,按图41（a ）连线,接成左移移位寄存器。

接好电源即可开始实验。

先置数据0001,然后输入移位脉冲。

置数,即把Q 3、Q 2、Q 1、Q 0置成0001,按动单次脉冲,移位寄存器实现左移功能。

（2）按图42（b ）连线,方法同（1）则完成右移移位功能验证。

(a)左移移位(b)右移移位图41D触发器组成移位寄存器的实验线路图(1). 并行输入：参阅图3.10.3，设计画出实验电路图，在THD-1型（或Dais-2B 型）实验台上将实验线路搭好。

根据74LS194功能表3.10.1要求，进行并行输入实验，并填写表3.10.2。

(2). 动态保持：根据74LS194功能表3.10.1“保持”功能，观察单脉冲作用时输出端变化情况，并填表3.10.3。