环形计数器和扭环形计数器设计

嵌入式系统设计师题库与参考答案一、单选题（共110题，每题1分，共110分）1.对信号量S执行V操作后，以下叙述中正确的是_。

A、当S小于0时唤醒一个阻塞进程B、当S小于0时唤醒一个就绪进程C、当S小于等于0时唤醒一个就绪进程D、当S等于0时唤醒一个阻塞进程正确答案：D2.以下叙述中不是嵌入式系统特点的是_A、面向应用，可以进行裁减和移植B、要求编码体积小，能够在嵌入式系统的有效存储空间内运行C、用于特定领域，不需要支持多任务D、可靠性高，无需人工干预独立运行，并处理各类事件和故障正确答案：C3.若信号量S的初值为2，当前值为-1，则表示有__等待进程。

A、3个B、1个C、2个D、0个正确答案：B4.某软件公司项目组的程序员在程序编写完成后均按公司规定撰写文档，并上交公司存档。

此情形下，该软件文档著作权应由_享有。

A、公司与项目组共同B、程序员C、项目组全体人员D、公司正确答案：D5.以下关于时序逻辑电路的叙述中，不正确的是_A、在异步时序电路中，记忆元件的状态变化不是同时发生的B、莫尔型(Moore)电路的输出是输入变量及现态的函数C、记忆元件一般是由触发器实现D、最能详尽描述时序逻辑功能的是状态迁移表和状态迁移图正确答案：B6.网络系统中，通常把_置于DMZ区。

A、网络管理服务器B、Web服务器C、入侵检测服务器D、财务管理服务器正确答案：B7.在中断响应过程中，CPU保护程序计数器的主要目的是_A、为了实现中断嵌套B、使CPU能找到中断服务程序的入口地址C、为了使CPU在执行完中断服务程序后能返回到被中断程序的断点处D、为了使CPU与I/O设备并行工作正确答案：C8.存储一个32位数0x2168465到2000H～2003H四个字节单元中，若以大端模式存储，则2000H存储单元的内容为36)A、0x21B、0x02C、0x65D、0x68正确答案：B9.在划分模块时，一个模块的作用范围应该在其控制范围之内。

本科毕业论文（设计、创作）题目：环形计数器和扭环形计数器设计学生姓名：学号：院（系）：电子信息工程学院专业：通信工程入学时间：年月导师姓名：职称/学位：导师所在单位：完成时间：2014年5月环形计数器和扭环形计数器设计摘要现代世界的快速发展，夜生活已成为大多数城市不可缺少的生活，在夜生活中，五彩斑斓，形状不断变化的LED灯走入了大家的生活。

而各种形状的LED灯，随着技术的不断发展，EDA设计得到不断地发展和应用，LED灯所表示的图案多种多样，LED灯中最简单的就数流水灯，而流水灯可以由环形计数器或扭环形计数器控制。

本文以环形计数器和扭环形计数器为设计对象，根据其相关规律，设计其运行电路，以及用verilog硬件描述语言实现。

内容主要涉及计数器的循环与自启动以及最后整个计数器的检测方案和仿真。

本设计可以实现计数器的一些简单的控制，并用modelsim进行仿真。

关键词：环形计数器和扭环形计数器设计；Verilog；modelsim。

Twisted ring counter ring counter and designAbstractThe rapid development of the modern world, night life has become indispensable in the life most of the city, in the nightlife, colorful, shape changing LED lights went into people's lives. And various shapes of LED lights, with the continuous development of technology, EDA design get continuously development and application of LED lamp represents pattern is varied, the most simple several water light LED lights, lights and running water can be controlled by the ring counter or twisting the ring counter. This article is based on the circular counter and twisting the ring counter as the design object. According to the counter relevant laws , the counter is to design the operation circuit .this design adopts hierarchical method and verilog hardware description language to realize. This article is mainly related to counter circulation and since the start and final of the test scheme and simulationThis design can realize some simple control counter, and modelsim simulationKeywords: ring counter and twisting the ring counter design ;Verilog; modelsim.目录1.引言 (1)2.设计任务和要求 (1)2.1设计任务 (2)2.2设计要求 (3)3．设计原理 (3)3.1环形计数器定义 (3)3.2环形计数器工作原理 (3)3.3扭环形计数器定义 (3)3.4扭环形计数器工作原理 (3)4.环形计数器的设计 (3)5.扭环形计数器设计 (6)6.环形计数器的自启动设计 (9)7.扭环形计数器的自启动设计： (11)8.结束语 (13)主要参考文献 (15)致谢 (16)1 引言随着社会的不停发展，越来越多的LED灯用于城市的装饰，让城市在夜晚也可以变得炫彩夺目，熠熠生辉。

基于FPGA的环形计数器与扭环形计数器作者：张铭郎于业弘解宇李恩来刘丽娟来源：《电脑知识与技术》2019年第09期摘要：为了实现能自启动的模8右移扭环形计数器和模4右移环形计数器的功能，以FPGA和verilog硬件描述语言为基础，包含IC181和IC182模块，以及21mux二选一选择器，实现了控制流水灯做出一些简单的控制。

关键词：FPGA；verilog；环形计数器；扭环形计数器中图分类号：TP311 文献标识码：A文章编号：1009-3044（2019）09-0215-02随着现代世界的发展，人们对夜生活的要求与日渐增，五彩斑斓的LED走入人们的视线之中，并且随着科技的发展，EDA设计得到不断地进步，LED灯展现花样逐渐增多，本次设计是使用LED灯中最为简单的流水灯。

因为流水灯可使用环形计数器与扭环形计数器来控制其亮灭顺序。

1 原理FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

本次设计使用的IC181的模块是模4右移环形计数器模块，而模块IC182是模8右移扭环形计数器模块。

2 总体设计3 详细设计3.1 设计要求设计一个能自啟动的模8右移扭环形计数器和模4右移环形计数器。

3.2 设计原理对模8右移扭环形计数器状态图，通过卡诺图化简得到：Q3=Q2；Q2=Q1；Q1=Q0；Q0=！（Q2#Q1#Q0）；对模4右移环形计数器状态图，通过卡诺图化简，得到：Q3=Q2；Q2=Q1；Q1=Q0；Q0=！（Q2&（Q1#！Q0）；3.3 原理图本实验使用了二选一选择器，IC181八位位移扭环形计数器，IC182四位环形计数器，和分频模块构成的。

环型计数器的自启动设计马敬敏【摘要】分析环形计数器的结构特征及状态转换过程，给出了在环形计数器闭合反馈环路任何一位的位置断开环路，在次态函数卡诺图上进行激励函数逻辑修改实现环形计数器自启动设计的技术，目的是探索环型计数器自启动设计的逻辑修改技术，改进了目前的在保持右移移位寄存器内部结构不变的基础上只求解第1位触发器的激励函数的局限性设计方法，结果是简化了环形计数器的设计过程，从而使环形计数器自启动设计方法具有普遍适用性。

%Analysis of ring counter in the structure characteristics and state conversion process, given the in ring counter closed feedback loop any a disconnect position loop. In the next state Karnaugh map of incentive logic function modification technology to achieve ring counter design of self-correction, It's aimed to explore the logic function modification of self-correction in ring counters improved the current while maintaining the right shift shift register the same internal structure based on only solving the 1 bit flip-flop excitation functions for the limitation of design method, gesign progress of ring counter is simplified,so that the ring counter design of self-correction;method has general applicability.【期刊名称】《电子设计工程》【年(卷),期】2016(024)023【总页数】3页(P177-179)【关键词】环形计数器;自启动;次态卡诺图;逻辑修改;激励函数【作者】马敬敏【作者单位】渤海大学实验管理中心，辽宁锦州 121000【正文语种】中文【中图分类】TN702环形计数器是存在大量冗余无效状态的移位寄存器型计数器，自启动设计问题一直受到人们的关注。

数字逻辑3)按计数增减分:加法计数器,减法计数器,加/减法计数器.7.3.1 异步计数器⼀,异步⼆进制计数器1,异步⼆进制加法计数器分析图7.3.1 由JK触发器组成的4位异步⼆进制加法计数器.分析⽅法:由逻辑图到波形图(所有JK触发器均构成为T/ 触发器的形式,且后⼀级触发器的时钟脉冲是前⼀级触发器的输出Q),再由波形图到状态表,进⽽分析出其逻辑功能.2,异步⼆进制减法计数器减法运算规则:0000-1时,可视为(1)0000-1=1111;1111-1=1110,其余类推.注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采⽤同步清零⽅式.(2)CT74LS161的逻辑功能①=0时异步清零.C0=0②=1,=0时同步并⾏置数.③==1且CPT=CPP=1时,按照4位⾃然⼆进制码进⾏同步⼆进制计数.④==1且CPT·CPP=0时,计数器状态保持不变.4,反馈置数法获得N进制计数器⽅法如下:·写出状态SN-1的⼆进制代码.·求归零逻辑,即求置数控制端的逻辑表达式.·画连线图.(集成计数器中,清零,置数均采⽤同步⽅式的有74LS163;均采⽤异步⽅式的有74LS193,74LS197,74LS192;清零采⽤异步⽅式,置数采⽤同步⽅式的有74LS161,74LS160;有的只具有异步清零功能,如CC4520,74LS190,74LS191;74LS90则具有异步清零和异步置9功能.等等)试⽤CT74LS161构成模⼩于16的N进制计数器5,同步⼆进制加/减计数器⼆,同步⼗进制加法计数器8421BCD码同步⼗进制加法计数器电路分析三,集成同计数器1,集成⼗进制同步加法计数器CT74LS160(1)CT74LS160的引脚排列和逻辑功能⽰意图图7.3.3 CT74LS160的引脚排列图和逻辑功能⽰意图(2)CT74LS160的逻辑功能①=0时异步清零.C0=0②=1,=0时同步并⾏置数.③==1且CPT=CPP=1时,按照BCD码进⾏同步⼗进制计数.④==1且CPT·CPP=0时,计数器状态保持不变.2.集成⼗进制同步加/减计数器CT74LS190其逻辑功能⽰意图如教材图7.3.15所⽰.功能如教材表7.3.10所⽰.集成计数器⼩结:集成⼗进制同步加法计数器74160,74162的引脚排列图,逻辑功能⽰意图与74161,74163相同,不同的是,74160和74162是⼗进制同步加法计数器,⽽74161和74163是4位⼆进制(16进制)同步加法计数器.此外,74160和74162的区别是,74160采⽤的是异步清零⽅式,⽽74162采⽤的是同步清零⽅式.74190是单时钟集成⼗进制同步可逆计数器,其引脚排列图和逻辑功能⽰意图与74191相同.74192是双时钟集成⼗进制同步可逆计数器,其引脚排列图和逻辑功能⽰意图与74193相同.7.3.3 利⽤计数器的级联获得⼤容量N进制计数器计数器的级联是将多个计数器串接起来,以获得计数容量更⼤的N进制计数器.1,异步计数器⼀般没有专门的进位信号输出端,通常可以⽤本级的⾼位输出信号驱动下⼀级计数器计数,即采⽤串⾏进位⽅式来扩展容量.举例:74LS290(1)100进制计数器(2)64进制计数器2,同步计数器有进位或借位输出端,可以选择合适的进位或借位输出信号来驱动下⼀级计数器计数.同步计数器级联的⽅式有两种,⼀种级间采⽤串⾏进位⽅式,即异步⽅式,这种⽅式是将低位计数器的进位输出直接作为⾼位计数器的时钟脉冲,异步⽅式的速度较慢.另⼀种级间采⽤并⾏进位⽅式,即同步⽅式,这种⽅式⼀般是把各计数器的CP端连在⼀起接统⼀的时钟脉冲,⽽低位计数器的进位输出送⾼位计数器的计数控制端.举例:74161(1)60进制(2)12位⼆进制计数器(慢速计数⽅式)12位⼆进制计数器(快速计数⽅式)7.4 寄存器和移位寄存器寄存器是由具有存储功能的触发器组合起来构成的.⼀个触发器可以存储1位⼆进制代码,存放n位⼆进制代码的寄存器,需⽤n个触发器来构成.按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两⼤类.基本寄存器只能并⾏送⼊数据,需要时也只能并⾏输出.移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移,数据既可以并⾏输⼊,并⾏输出,也可以串⾏输⼊,串⾏输出,还可以并⾏输⼊,串⾏输出,串⾏输⼊,并⾏输出,⼗分灵活,⽤途也很⼴.7.4.1 基本寄存器概念:在数字电路中,⽤来存放⼆进制数据或代码的电路称为寄存器.1,单拍⼯作⽅式基本寄存器⽆论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并⾏数据输⼊端的数据D0～D3,就⽴即被送⼊进寄存器中,即有:2.双拍⼯作⽅式基本寄存器(1)清零.CR=0,异步清零.即有:(2)送数.CR=1时,CP上升沿送数.即有:(3)保持.在CR=1,CP上升沿以外时间,寄存器内容将保持不变.7.4.2 移位寄存器1.单向移位寄存器四位右移寄存器:时钟⽅程:驱动⽅程:状态⽅程:右移位寄存器的状态表:输⼊现态次态Di CP1 ↑1 ↑1 ↑1 ↑0 0 0 01 0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1连续输⼊4个1单向移位寄存器具有以下主要特点:单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移.n位单向移位寄存器可以寄存n位⼆进制代码.n个CP脉冲即可完成串⾏输⼊⼯作,此后可从Q0～Qn-1端获得并⾏的n位⼆进制数码,再⽤n个CP脉冲⼜可实现串⾏输出操作.若串⾏输⼊端状态为0,则n个CP脉冲后,寄存器便被清零.2.双向移位寄存器M=0时右移M=1时左移3.集成双向移位寄存器74LS194CT74LS194的引脚排列图和逻辑功能⽰意图:CT74LS194的功能表:⼯作状态0 × × ×1 0 0 ×1 1 0 ↑1 1 1 ×异步清零保持右移左移并⾏输⼊7.4.3 移位寄存器的应⽤⼀,环形计数器1,环形计数器是将单向移位寄存器的串⾏输⼊端和串⾏输出端相连, 构成⼀个闭合的环.结构特点:,即将FFn-1的输出Qn-1接到FF0的输⼊端D0.⼯作原理:根据起始状态设置的不同,在输⼊计数脉冲CP的作⽤下,环形计数器的有效状态可以循环移位⼀个1,也可以循环移位⼀个0.即当连续输⼊CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲.实现环形计数器时,必须设置适当的初态,且输出Q3Q2Q1Q0端初始状态不能完全⼀致(即不能全为"1"或"0"),这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,即N=n2,能⾃启动的4位环形计数器状态图:由74LS194构成的能⾃启动的4位环形计数器时序图⼆,扭环形计数器1,扭环形计数器是将单向移位寄存器的串⾏输⼊端和串⾏反相输出端相连,构成⼀个闭合的环.实现扭环形计数器时,不必设置初态.扭环形计数器的进制数N与移位寄存器内的触发器个数n满⾜N=2n的关系结构特点为:,即将FFn-1的输出接到FF0的输⼊端D0.状态图:2,能⾃启动的4位扭环形计数器7.4.4 顺序脉冲发⽣器在数字电路中,能按⼀定时间,⼀定顺序轮流输出脉冲波形的电路称为顺序脉冲发⽣器.顺序脉冲发⽣器也称脉冲分配器或节拍脉冲发⽣器,⼀般由计数器(包括移位寄存器型计数器)和译码器组成.作为时间基准的计数脉冲由计数器的输⼊端送⼊,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按⼀定时间,⼀定顺序轮流为1,或者轮流为0.前⾯介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发⽣器.⼀,计数器型顺序脉冲发⽣器计数器型顺序脉冲发⽣器⼀般⽤按⾃然态序计数的⼆进制计数器和译码器构成.举例:⽤集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发⽣器.⼆,移位型顺序脉冲发⽣器◎移位型顺序脉冲发⽣器由移位寄存器型计数器加译码电路构成.其中环形计数器的输出就是顺序脉冲,故可不加译码电路就可直接作为顺序脉冲发⽣器.◎时序图:◎由CT74LS194构成的顺序脉冲发⽣器见教材P233的图7.4.6和图7.4.77.5 同步时序电路的设计(略)7.6 数字系统⼀般故障的检查和排除(略)本章⼩结计数器是⼀种应⽤⼗分⼴泛的时序电路,除⽤于计数,分频外,还⼴泛⽤于数字测量,运算和控制,从⼩型数字仪表,到⼤型数字电⼦计算机,⼏乎⽆所不在,是任何现代数字系统中不可缺少的组成部分.计数器可利⽤触发器和门电路构成.但在实际⼯作中,主要是利⽤集成计数器来构成.在⽤集成计数器构成N进制计数器时,需要利⽤清零端或置数控制端,让电路跳过某些状态来获得N进制计数器.寄存器是⽤来存放⼆进制数据或代码的电路,是⼀种基本时序电路.任何现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取⽤.寄存器分为基本寄存器和移位寄存器两⼤类.基本寄存器的数据只能并⾏输⼊,并⾏输出.移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移,数据可以并⾏输⼊,并⾏输出,串⾏输⼊,串⾏输出,并⾏输⼊,串⾏输出,串⾏输⼊,并⾏输出.寄存器的应⽤很⼴,特别是移位寄存器,不仅可将串⾏数码转换成并⾏数码,或将并⾏数码转换成串⾏数码,还可以很⽅便地构成移位寄存器型计数器和顺序脉冲发⽣器等电路.在数控装置和数字计算机中,往往需要机器按照⼈们事先规定的顺序进⾏运算或操作,这就要求机器的控制部分不仅能正确地发出各种控制信号,⽽且要求这些控制信号在时间上有⼀定的先后顺序.通常采取的⽅法是,⽤⼀个顺序脉冲发⽣器来产⽣时间上有先后顺序的脉冲,以控制系统各部分协调地⼯作.顺序脉冲发⽣器分计数型和移位型两类.计数型顺序脉冲发⽣器状态利⽤率⾼,但由于每次CP信号到来时,可能有两个或两个以上的触发器翻转,因此会产⽣竞争冒险,需要采取措施消除.移位型顺序脉冲发⽣器没有竞争冒险问题,但状态利⽤率低.由JK触发器组成的4位异步⼆进制减法计数器的⼯作情况分析略.⼆,异步⼗进制加法计数器由JK触发器组成的异步⼗进制加法计数器的由来:在4位异步⼆进制加法计数器的基础上经过适当修改获得.有效状态:0000——1001⼗个状态;⽆效状态:1010～1111六个状态.三,集成异步计数器CT74LS290为了达到多功能的⽬的,中规模异步计数器往往采⽤组合式的结构,即由两个独⽴的计数来构成整个的计数器芯⽚.如:74LS90(290):由模2和模5的计数器组成;74LS92 :由模2和模6的计数器组成;74LS93 :由模2和模8的计数器组成.1.CT74LS290的情况如下.(1)电路结构框图和逻辑功能⽰意图(2)逻辑功能如下表7.3.1所⽰.注:5421码⼗进制计数时,从⾼位到低位的输出为.2,利⽤反馈归零法获得N(任意正整数)进制计数器⽅法如下:(1)写出状态SN的⼆进制代码.(2)求归零逻辑(写出反馈归零函数),即求异步清零端(或置数控制端)信号的逻辑表达式.(3)画连线图.举例:试⽤CT74LS290构成模⼩于⼗的N进制计数器.CT74LS290则具有异步清零和异步置9功能.讲解教材P215的[例7.3.1].注:CT74LS90的功能与CT74LS290基本相同.7.3.2 同步计数器⼀,同步⼆进制计数器1.同步⼆进制加法计数器2,同步⼆进制减法计数器3,集成同步⼆进制计数器CT74LS161(1)CT74LS161的引脚排列和逻辑功能⽰意图注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采⽤同步清零⽅式.(2)CT74LS161的逻辑功能①=0时异步清零.C0=0②=1,=0时同步并⾏置数.③==1且CPT=CPP=1时,按照4位⾃然⼆进制码进⾏同步⼆进制计数.④==1且CPT·CPP=0时,计数器状态保持不变.4,反馈置数法获得N进制计数器⽅法如下:·写出状态SN-1的⼆进制代码.·求归零逻辑,即求置数控制端的逻辑表达式.·画连线图.(集成计数器中,清零,置数均采⽤同步⽅式的有74LS163;均采⽤异步⽅式的有74LS193,74LS197,74LS192;清零采⽤异步⽅式,置数采⽤同步⽅式的有74LS161,74LS160;有的只具有异步清零功能,如CC4520,74LS190,74LS191;74LS90则具有异步清零和异步置9功能.等等)试⽤CT74LS161构成模⼩于16的N进制计数器5,同步⼆进制加/减计数器⼆,同步⼗进制加法计数器8421BCD码同步⼗进制加法计数器电路分析三,集成同计数器1,集成⼗进制同步加法计数器CT74LS160(1)CT74LS160的引脚排列和逻辑功能⽰意图图7.3.3 CT74LS160的引脚排列图和逻辑功能⽰意图(2)CT74LS160的逻辑功能①=0时异步清零.C0=0②=1,=0时同步并⾏置数.③==1且CPT=CPP=1时,按照BCD码进⾏同步⼗进制计数.④==1且CPT·CPP=0时,计数器状态保持不变.2.集成⼗进制同步加/减计数器CT74LS190其逻辑功能⽰意图如教材图7.3.15所⽰.功能如教材表7.3.10所⽰.集成计数器⼩结:集成⼗进制同步加法计数器74160,74162的引脚排列图,逻辑功能⽰意图与74161,74163相同,不同的是,74160和74162是⼗进制同步加法计数器,⽽74161和74163是4位⼆进制(16进制)同步加法计数器.此外,74160和74162的区别是,74160采⽤的是异步清零⽅式,⽽74162采⽤的是同步清零⽅式.74190是单时钟集成⼗进制同步可逆计数器,其引脚排列图和逻辑功能⽰意图与74191相同.74192是双时钟集成⼗进制同步可逆计数器,其引脚排列图和逻辑功能⽰意图与74193相同.7.3.3 利⽤计数器的级联获得⼤容量N进制计数器计数器的级联是将多个计数器串接起来,以获得计数容量更⼤的N进制计数器.1,异步计数器⼀般没有专门的进位信号输出端,通常可以⽤本级的⾼位输出信号驱动下⼀级计数器计数,即采⽤串⾏进位⽅式来扩展容量.举例:74LS290(1)100进制计数器(2)64进制计数器2,同步计数器有进位或借位输出端,可以选择合适的进位或借位输出信号来驱动下⼀级计数器计数.同步计数器级联的⽅式有两种,⼀种级间采⽤串⾏进位⽅式,即异步⽅式,这种⽅式是将低位计数器的进位输出直接作为⾼位计数器的时钟脉冲,异步⽅式的速度较慢.另⼀种级间采⽤并⾏进位⽅式,即同步⽅式,这种⽅式⼀般是把各计数器的CP端连在⼀起接统⼀的时钟脉冲,⽽低位计数器的进位输出送⾼位计数器的计数控制端.举例:74161(1)60进制(2)12位⼆进制计数器(慢速计数⽅式)12位⼆进制计数器(快速计数⽅式)7.4 寄存器和移位寄存器寄存器是由具有存储功能的触发器组合起来构成的.⼀个触发器可以存储1位⼆进制代码,存放n位⼆进制代码的寄存器,需⽤n个触发器来构成.按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两⼤类.基本寄存器只能并⾏送⼊数据,需要时也只能并⾏输出.移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移,数据既可以并⾏输⼊,并⾏输出,也可以串⾏输⼊,串⾏输出,还可以并⾏输⼊,串⾏输出,串⾏输⼊,并⾏输出,⼗分灵活,⽤途也很⼴.7.4.1 基本寄存器概念:在数字电路中,⽤来存放⼆进制数据或代码的电路称为寄存器.1,单拍⼯作⽅式基本寄存器⽆论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并⾏数据输⼊端的数据D0～D3,就⽴即被送⼊进寄存器中,即有:2.双拍⼯作⽅式基本寄存器(1)清零.CR=0,异步清零.即有:(2)送数.CR=1时,CP上升沿送数.即有:(3)保持.在CR=1,CP上升沿以外时间,寄存器内容将保持不变.7.4.2 移位寄存器1.单向移位寄存器四位右移寄存器:时钟⽅程:驱动⽅程:状态⽅程:右移位寄存器的状态表:输⼊现态说明Di CP1 ↑1 ↑1 ↑1 ↑0 0 0 01 0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1连续输⼊4个1单向移位寄存器具有以下主要特点:单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移.n位单向移位寄存器可以寄存n位⼆进制代码.n个CP脉冲即可完成串⾏输⼊⼯作,此后可从Q0～Qn-1端获得并⾏的n位⼆进制数码,再⽤n个CP脉冲⼜可实现串⾏输出操作.若串⾏输⼊端状态为0,则n个CP脉冲后,寄存器便被清零.2.双向移位寄存器M=0时右移M=1时左移3.集成双向移位寄存器74LS194CT74LS194的引脚排列图和逻辑功能⽰意图:CT74LS194的功能表:⼯作状态0 × × ×1 0 1 ↑1 1 0 ↑1 1 1 ×异步清零保持右移左移并⾏输⼊7.4.3 移位寄存器的应⽤⼀,环形计数器1,环形计数器是将单向移位寄存器的串⾏输⼊端和串⾏输出端相连, 构成⼀个闭合的环.结构特点:,即将FFn-1的输出Qn-1接到FF0的输⼊端D0.⼯作原理:根据起始状态设置的不同,在输⼊计数脉冲CP的作⽤下,环形计数器的有效状态可以循环移位⼀个1,也可以循环移位⼀个0.即当连续输⼊CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲.实现环形计数器时,必须设置适当的初态,且输出Q3Q2Q1Q0端初始状态不能完全⼀致(即不能全为"1"或"0"),这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,即N=n2,能⾃启动的4位环形计数器状态图:由74LS194构成的能⾃启动的4位环形计数器时序图⼆,扭环形计数器1,扭环形计数器是将单向移位寄存器的串⾏输⼊端和串⾏反相输出端相连,构成⼀个闭合的环.实现扭环形计数器时,不必设置初态.扭环形计数器的进制数N与移位寄存器内的触发器个数n满⾜N=2n的关系结构特点为:,即将FFn-1的输出接到FF0的输⼊端D0.状态图:2,能⾃启动的4位扭环形计数器7.4.4 顺序脉冲发⽣器在数字电路中,能按⼀定时间,⼀定顺序轮流输出脉冲波形的电路称为顺序脉冲发⽣器.顺序脉冲发⽣器也称脉冲分配器或节拍脉冲发⽣器,⼀般由计数器(包括移位寄存器型计数器)和译码器组成.作为时间基准的计数脉冲由计数器的输⼊端送⼊,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按⼀定时间,⼀定顺序轮流为1,或者轮流为0.前⾯介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发⽣器.⼀,计数器型顺序脉冲发⽣器计数器型顺序脉冲发⽣器⼀般⽤按⾃然态序计数的⼆进制计数器和译码器构成.举例:⽤集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发⽣器.⼆,移位型顺序脉冲发⽣器◎移位型顺序脉冲发⽣器由移位寄存器型计数器加译码电路构成.其中环形计数器的输出就是顺序脉冲,故可不加译码电路就可直接作为顺序脉冲发⽣器.◎时序图:◎由CT74LS194构成的顺序脉冲发⽣器见教材P233的图7.4.6和图7.4.77.5 同步时序电路的设计(略)7.6 数字系统⼀般故障的检查和排除(略)本章⼩结计数器是⼀种应⽤⼗分⼴泛的时序电路,除⽤于计数,分频外,还⼴泛⽤于数字测量,运算和控制,从⼩型数字仪表,到⼤型数字电⼦计算机,⼏乎⽆所不在,是任何现代数字系统中不可缺少的组成部分.计数器可利⽤触发器和门电路构成.但在实际⼯作中,主要是利⽤集成计数器来构成.在⽤集成计数器构成N进制计数器时,需要利⽤清零端或置数控制端,让电路跳过某些状态来获得N进制计数器.寄存器是⽤来存放⼆进制数据或代码的电路,是⼀种基本时序电路.任何现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取⽤.寄存器分为基本寄存器和移位寄存器两⼤类.基本寄存器的数据只能并⾏输⼊,并⾏输出.移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移,数据可以并⾏输⼊,并⾏输出,串⾏输⼊,串⾏输出,并⾏输⼊,串⾏输出,串⾏输⼊,并⾏输出.寄存器的应⽤很⼴,特别是移位寄存器,不仅可将串⾏数码转换成并⾏数码,或将并⾏数码转换成串⾏数码,还可以很⽅便地构成移位寄存器型计数器和顺序脉冲发⽣器等电路.在数控装置和数字计算机中,往往需要机器按照⼈们事先规定的顺序进⾏运算或操作,这就要求机器的控制部分不仅能正确地发出各种控制信号,⽽且要求这些控制信号在时间上有⼀定的先后顺序.通常采取的⽅法是,⽤⼀个顺序脉冲发⽣器来产⽣时间上有先后顺序的脉冲,以控制系统各部分协调地⼯作.顺序脉冲发⽣器分计数型和移位型两类.计数型顺序脉冲发⽣器状态利⽤率⾼,但由于每次CP信号到来时,可能有两个或两个以上的触发器翻转,因此会产⽣竞争冒险,需要采取措施消除.移位型顺序脉冲发⽣器没有竞争冒险问题,但状态利⽤率低.。

环形计数器是由移位寄存器加上一定的反馈电路构成的，用移位寄存器构成环形计数器的一般框图见图23-5-1，它是由一个移位寄存器和一个组合反馈逻辑电路闭环构成，反馈电路的输出接向移位寄存器的串行输入端，反馈电路的输入端根据移位寄存器计数器类型的不同，可接向移位寄存器的串行输出端或某些触发器的输出端。

图23-5-1 移位寄存器型计数器方框图23.5.1 环形计数器23.5.1.1 电路工作原理图23-5-2为一个四位环形计数器，它是把移位寄存器最低一位的串行输出端Q1反馈到最高位的串行输入端（即D触发器的数据端）而构成的，环形计数器常用来实现脉冲顺序分配的功能（分配器）。

假设寄存器初始状态为[Q4Q3Q2Q1]＝1000，那么在移位脉冲的作用下，其状态将按表23-11中的顺序转换。

当第三个移位脉冲到来后，Q1=1，它反馈到D4输入端，在第四个移位脉冲作用下Q4=1，回复到初始状态。

表23-11中的各状态将在移位脉冲作用下，反复在四位移位寄存器中不断循环。

由上述讲讨论可知，该环形计数的计数长度为N=n。

和二进制计数器相比，它有2n-n个状态没有利用，它利用的有效状态是少的。

23.5.1.2 状态转换图和工作时序表23-11中是以1000为初始状态的，它所对应的状态转换图见图23-5-3。

如果移位寄存器中的初始状态不同，就会有不同的状态转换图。

图23-5-4给出了四位环形计数器可能有的其它几种状态转换图。

图23-5-3 状态转换图(a) (b) (c) (d)图23-5-4 四位环行计数器其它的状态转换图图23-5-4(a)、(b)、(c)三个状态转换图中各状态是闭合的，相应的时序为循环时序。

当计数器处于图23-5-4(d)所示的状态0000或1111时，计数器的状态将不发生变化。

这两个状态称为悬态或死态。

四位环形计数器可能有这么多不同的循环时序，是我们不希望的，只能从这些循环时序中选出一个来工作，这就是工作时序，或称为正常时序，或有效时序。

环形计数器设计报告1. 引言环形计数器是一种用于计数的装置，它可以在指定范围内循环计数，实现自动计数和显示功能。

本报告将介绍我们设计的一种环形计数器的结构、原理和实现方法。

2. 设计目标我们的设计目标是实现一个可靠、高效的环形计数器，具有以下特点：- 可以在指定范围内循环计数，即当计数达到范围上限时，自动从下限开始重新计数。

- 支持单步计数和自动连续计数两种模式，用户可以根据需要选择。

- 提供显示功能，实时显示当前的计数值。

3. 设计方案3.1 硬件设计3.1.1 计数器模块我们使用一个计数器模块来实现计数功能。

该模块具有一个计数器寄存器和一个比较器。

计数器寄存器存储当前的计数值，比较器用于比较计数值与指定范围的上限和下限。

3.1.2 控制模块控制模块是环形计数器的核心部分，它根据用户的输入控制计数器的工作模式和计数方式。

控制模块包括一个模式选择器和一个计数器控制器。

模式选择器用于选择单步计数或自动连续计数模式。

计数器控制器根据模式选择器的输出，控制计数器模块的工作。

当选择单步计数模式时，计数器模块只在接收到一个计数信号时进行计数；当选择自动连续计数模式时，计数器模块会定期接收计数信号并进行计数。

3.1.3 显示模块显示模块用于显示计数值。

我们使用数码管作为显示器，通过控制模块的输出将计数值显示在数码管上。

3.2 软件设计我们使用Verilog语言对环形计数器进行建模和仿真。

通过编写适当的代码，实现计数器模块、控制模块和显示模块的功能。

4. 实现与测试我们使用EDA工具对设计的环形计数器进行验证。

通过仿真工具进行逻辑仿真，检查计数器模块、控制模块和显示模块的功能是否正常。

然后使用综合工具生成网表，通过布局与布线工具完成物理设计。

最后，通过验证工具对设计进行验证，确保计数器能够可靠地运行。

5. 结论我们成功设计并实现了一种功能完善的环形计数器。

该计数器具有可靠的计数功能、多种工作模式和实时显示功能，可以满足用户的需求。

目录一、设计任务与要求 (1)二、设计方案及原理 (1)三、电路图 (6)四、环形计数器的定义和电路的功能 (6)五、显示法国真结果 (7)六、实验总结 (8)七、参考文献 (9)一、设计任务与要求1.1、设计任务设计一个四位环形计数器。

1.2、设计要求设计的电路要求能自启动，有效状态为：0110—0011—1001—1100，并且显示仿真结果。

二、设计方案以及原理一．设计方案。

使用D触发器，先写出时钟方程，根据卡诺图得出状态方程，在根据状态方程得出驱动方程，根据驱动方程画出电路图，最后检验是否可以自启动和画出状态图。

二．设计原理。

1.时钟方程：CP0=CP1=CP2=CP3=CP;同步2.状态方程：因为有效状态为：0110—0011—1001—11000110→0011→1001→1100Q3的卡诺图QQ的卡诺图Q 的卡诺图Q 1 Q1 QQ3= Q 03.驱动方程：D 0= Q 1D 10D 2 = D 3= Q 4.电路图：5.状态表。

状态图：1000 0100 0010 1010 1011 1111 1101 0001↓↓↓↓↓↓↓↓0000——→0110——→0011——→1001——→1100←0101↑↑1110 0111所以该电路可以自启动。

三、电路图。

4位环形计数器四、环形计数器的定义和电路的功能1.定义环形计数器是由移位寄存器加上一定的反馈电路构成的，用移位寄存器构成环形计数器的一般框图，它是由一个移位寄存器和一个组合反馈逻辑电路闭环构成，反馈电路的输出接向移位寄存器的串行输入端，反馈电路的输入端根据移位寄存器计数器类型的不同，可接向移位寄存器的串行输出端或某些触发器的输出端。

2.四位环形计数器的功能。

实现了从0110→0011→1001→1100的效循环并且该电路可以自启动五、显示仿真结果。

0110→0011→1001→1100从上往下分别代表CP脉冲，Q0 , Q1, Q2, Q3.六、实验总结本次课程设计由于是个人独立选定课题，所以在此过程的开始时基本上所有人都在自己独立思考，本次课程设计让我弄懂了很多以前感觉模糊的东西，同时也带给我成功的喜悦感，增加了我的自信心，当我看到由我自己设计的东西由想法变成实物时，我的心里充满了成功的喜悦感。

实验八 移位寄存器及其应用一、实验目的1．熟悉移位寄存器的结构及工作原理 2．了解移位寄存器的应用。

二、实验原理移位寄存器是具有移位功能的寄存器。

它是一种由触发器链型连续组成的同步时序网络。

代码的移位是在统一的位移脉冲CP 控制下进行的。

每来一个移位位脉冲，原存贮于寄存器的信息代码就按规定的方向（左方或右方）同步移一位。

移位寄存器的类型，按移位的方式可分为左移﹑右移和双向移位寄存器；按其输入输出方式可分为并行输入—并行输出﹑并行输入—串行输出﹑串行输入—并行输出和串行输入—串行输出等几种。

移位寄存器应用较广。

利用移位寄存器可以构成计数分频电路﹑序列信号发生器、串/并行代码转换器、延时电路等。

移位寄存器的状态转移是按移存规律进行的，一般称为移存型计数器。

常用的移存型计数器有环行计数器和扭环形计数器。

下面介绍几种常用的MSI 移位寄存器及其应用。

74LS195为4位并行存取移位寄存器；74LS194为4位双向通用移位寄存器,它具有左移﹑右移﹑并行输入数据﹑保持及清除等五种功能。

它们的功能表及管脚图见附录. 应用举例：（一）移存型计数器 （1） 环形计数器环形计数器的特点是环形计数器的计数模数M=移位寄存器位数N ，且工作状态是依次循环出1或0，如4为环形计数器状态为0001-0010-0100-1000或1110-1101-1011-0111。

设计该类计数器往往要求电路能自启动。

（2） 扭环计数器扭环计数器又称为约翰逊计数器。

其特点是四位扭环计数器具有N=2n=8个有效计数状态，且相邻两状态间只有一位代码不同，因此扭环计数器的输出所驱动的组合网络不会产生功能竞争。

（3） 任意进制移存型计数器只要状态转移关系符合移存规律的计数器，就称为移存型计数器。

移存型计数器只要M ≠2N 时，就要考虑计数器的自启动问题。

移存型计数器子启动的方法有两种：①、 改变移位寄存器串行输入D 0的反馈方程，例如：让循环出“1”的4位环形计数器的D 0=012Q Q Q ++，使全“0”状态时的的D 0=1;如果是循环出“0”的4位环形计数器，则0120Q Q Q D =，使全“1”状态时的D 0=0,从而实现自启动。