环形计数器和扭环形计数器设计
- 格式：doc
- 大小：1015.51 KB
- 文档页数：15
下载文档原格式
合集下载
嵌入式系统设计师题库与参考答案
嵌入式系统设计师题库与参考答案一、单选题（共110题，每题1分，共110分）1.对信号量S执行V操作后，以下叙述中正确的是_。
A、当S小于0时唤醒一个阻塞进程B、当S小于0时唤醒一个就绪进程C、当S小于等于0时唤醒一个就绪进程D、当S等于0时唤醒一个阻塞进程正确答案：D2.以下叙述中不是嵌入式系统特点的是_A、面向应用，可以进行裁减和移植B、要求编码体积小，能够在嵌入式系统的有效存储空间内运行C、用于特定领域，不需要支持多任务D、可靠性高，无需人工干预独立运行，并处理各类事件和故障正确答案：C3.若信号量S的初值为2，当前值为-1，则表示有__等待进程。
A、3个B、1个C、2个D、0个正确答案：B4.某软件公司项目组的程序员在程序编写完成后均按公司规定撰写文档，并上交公司存档。
此情形下，该软件文档著作权应由_享有。
A、公司与项目组共同B、程序员C、项目组全体人员D、公司正确答案：D5.以下关于时序逻辑电路的叙述中，不正确的是_A、在异步时序电路中，记忆元件的状态变化不是同时发生的B、莫尔型(Moore)电路的输出是输入变量及现态的函数C、记忆元件一般是由触发器实现D、最能详尽描述时序逻辑功能的是状态迁移表和状态迁移图正确答案：B6.网络系统中，通常把_置于DMZ区。
A、网络管理服务器B、Web服务器C、入侵检测服务器D、财务管理服务器正确答案：B7.在中断响应过程中，CPU保护程序计数器的主要目的是_A、为了实现中断嵌套B、使CPU能找到中断服务程序的入口地址C、为了使CPU在执行完中断服务程序后能返回到被中断程序的断点处D、为了使CPU与I/O设备并行工作正确答案：C8.存储一个32位数0x2168465到2000H～2003H四个字节单元中，若以大端模式存储，则2000H存储单元的内容为36)A、0x21B、0x02C、0x65D、0x68正确答案：B9.在划分模块时，一个模块的作用范围应该在其控制范围之内。
高二物理竞赛课件电路扭环形计数器(约翰逊计数器)
电路扭环形计数器（约翰逊计 数器）
电路扭环形计数器（约翰逊计数器） （1）电路
用N位移存器的末级输出QN-1，取反后再反馈到最前级 的右移输入端
经移位后，既可避免出现全0状态，又可逐步减少状态组合 中多余的1，直至只剩1个1为止。 用或非门G1实现上述反馈
状态图
对具有自启动性能的环形 计数器，不必置初值
（2）工作过程
0 0 00
1
1
① 令RD=1，清零，器件进入全零状态，反馈输入dR为1 ② RD变为0，时钟加入，电路右循环状态表 模M=8的计数器 M=移存器位数N的2倍
0000 1000 1100 1110 1111 0111 0011 0001 0000
状态转换图 主循环状态表
右移输入dR的卡诺图
可获得新的反馈输入为：
dR Q3Q2 Q3Q1
② 可自启动的扭环形计数器电路
dR Q3Q2 Q3Q1
③ 状态图
一种自启动的扭环形计数器 ① 列出右移输入dR的卡诺图
Q3 Q2 Q1 Q0 dR 0000 1 0001 1 0011 1 0111 1 1111 0 1110 0 1100 0 1000 0
Q3 Q2 Q1 Q0 dR 0000 1 0001 1 0011 1 0111 1 1111 0 1110 0 1100 0 1000 0
0000 0 1000 1 1100 3 1110 7 1 1 1 1 15 0 1 1 1 14 0 0 1 1 12 0001 8 0000 0
除了包含有状态0的主循环外，电路还有一个非工作循环 包含了剩下的8个状态
0100 1010 1101 0110 1011 0101 0010 1001
电路扭环形计数器（约翰逊计数器） （1）电路
用N位移存器的末级输出QN-1，取反后再反馈到最前级 的右移输入端
经移位后，既可避免出现全0状态，又可逐步减少状态组合 中多余的1，直至只剩1个1为止。 用或非门G1实现上述反馈
状态图
对具有自启动性能的环形 计数器，不必置初值
（2）工作过程
0 0 00
1
1
① 令RD=1，清零，器件进入全零状态，反馈输入dR为1 ② RD变为0，时钟加入，电路右循环状态表 模M=8的计数器 M=移存器位数N的2倍
0000 1000 1100 1110 1111 0111 0011 0001 0000
状态转换图 主循环状态表
右移输入dR的卡诺图
可获得新的反馈输入为：
dR Q3Q2 Q3Q1
② 可自启动的扭环形计数器电路
dR Q3Q2 Q3Q1
③ 状态图
一种自启动的扭环形计数器 ① 列出右移输入dR的卡诺图
Q3 Q2 Q1 Q0 dR 0000 1 0001 1 0011 1 0111 1 1111 0 1110 0 1100 0 1000 0
Q3 Q2 Q1 Q0 dR 0000 1 0001 1 0011 1 0111 1 1111 0 1110 0 1100 0 1000 0
0000 0 1000 1 1100 3 1110 7 1 1 1 1 15 0 1 1 1 14 0 0 1 1 12 0001 8 0000 0
除了包含有状态0的主循环外，电路还有一个非工作循环 包含了剩下的8个状态
0100 1010 1101 0110 1011 0101 0010 1001
环形计数器和扭环形计数器设计资料
本科毕业论文（设计、创作）题目：环形计数器和扭环形计数器设计学生姓名：学号：院（系）：电子信息工程学院专业：通信工程入学时间：年月导师姓名：职称/学位：导师所在单位：完成时间：2014年5月环形计数器和扭环形计数器设计摘要现代世界的快速发展，夜生活已成为大多数城市不可缺少的生活，在夜生活中，五彩斑斓，形状不断变化的LED灯走入了大家的生活。
而各种形状的LED灯，随着技术的不断发展，EDA设计得到不断地发展和应用，LED灯所表示的图案多种多样，LED灯中最简单的就数流水灯，而流水灯可以由环形计数器或扭环形计数器控制。
本文以环形计数器和扭环形计数器为设计对象，根据其相关规律，设计其运行电路，以及用verilog硬件描述语言实现。
内容主要涉及计数器的循环与自启动以及最后整个计数器的检测方案和仿真。
本设计可以实现计数器的一些简单的控制，并用modelsim进行仿真。
关键词：环形计数器和扭环形计数器设计；Verilog；modelsim。
Twisted ring counter ring counter and designAbstractThe rapid development of the modern world, night life has become indispensable in the life most of the city, in the nightlife, colorful, shape changing LED lights went into people's lives. And various shapes of LED lights, with the continuous development of technology, EDA design get continuously development and application of LED lamp represents pattern is varied, the most simple several water light LED lights, lights and running water can be controlled by the ring counter or twisting the ring counter. This article is based on the circular counter and twisting the ring counter as the design object. According to the counter relevant laws , the counter is to design the operation circuit .this design adopts hierarchical method and verilog hardware description language to realize. This article is mainly related to counter circulation and since the start and final of the test scheme and simulationThis design can realize some simple control counter, and modelsim simulationKeywords: ring counter and twisting the ring counter design ;Verilog; modelsim.目录1.引言 (1)2.设计任务和要求 (1)2.1设计任务 (2)2.2设计要求 (3)3．设计原理 (3)3.1环形计数器定义 (3)3.2环形计数器工作原理 (3)3.3扭环形计数器定义 (3)3.4扭环形计数器工作原理 (3)4.环形计数器的设计 (3)5.扭环形计数器设计 (6)6.环形计数器的自启动设计 (9)7.扭环形计数器的自启动设计： (11)8.结束语 (13)主要参考文献 (15)致谢 (16)1 引言随着社会的不停发展，越来越多的LED灯用于城市的装饰，让城市在夜晚也可以变得炫彩夺目，熠熠生辉。
用移位寄存器LS芯片实现扭环形计数器
实 验 原 理
2）扭环型计数器 将图2所示环形计数器稍加改动：将Q3反相得Q3 ，再送至 DSR，就构成了4位扭环形计数器。
实 验 原 理
3)双向移位寄存器设计 工作原理：
当X=1时，M1=0，M0=1， 执行右移功能；
n=3，其模值M=2×3=6；
当X=1时，M1=1，M0=0， 执行左移功能。
1.总结实现任意进制计数器的构成方法
2.总结移位寄存器的逻辑功能表 3. 叙述双向移位寄存器原理
4.根据测试数据，得出结论。完成思考题。
六、注意事项
注意一定要先查导线，再开始接线。 注意通常电源均按+5V和地接入，每个芯片都需接 入一对电源，为防止遗漏，可把它定为接线的第一 步。注意电源不要接反，否则会烧坏芯片。 不可在接通电源的情况下插入或拔出芯片。 移位寄存器74LS194的清除端（ CR ）除了清零时将 其置 0外，其它工作状态均应置为“l”。 环形计数器在工作之前，应先置入一个初始状态， 即被循环的四位二进制数。
n=3，其模值M=2×3-1=5。
n ：代表环内包围的输出端的个数； 如果是通过二输入与非门取反馈作移入数据，则为奇数模， M=2n-1 如果是通过非门取反馈作移入数据，则为偶数模，M=2n。
步骤:
1、双向移位寄存器74LS194逻辑功能测试。 清除：先将端接+5V，检查Q端输出情况，再将端接0电平，所有Q端输 出应为0，清零后再将端接+5V。 并行输入：S1S0置入11，D端置入一组代码（如1011），给 CP 端送单次脉冲，观察 Q端的状态。此时若将DSL或DSR置入1或0， Q端的状态是否改变？ 右移：令S1S0=01，CP＝1HZ，再令DSL=0，观察Q端的变化，待 4个LED全灭以后（此时输入的串行码是什么？），再令DSR＝l， 观察此时Q端LED点亮的次序。当 4个LED都点亮时，输入的串 行码又如何？若要串行输入代码1010（或其它非全0、非全1 码），在DSR端置入一位数码（低位先送），给 CP端送单次脉 冲，经过4个脉冲之后立即将S0置成0以使寄存器工作于保存状 态。 左移：令S1S0＝10，CP＝1HZ，代码1010由DSL端置入，其它步 骤与右移相同。 保持：在完成左移并工作于保持状态后，再给CP端送 4个单次 脉冲，观察输出端有何变化。
6时序逻辑电路3【精选】
1、N > M
原理：计数循环过程中设法跳过N-M个状态。
具体方法 (a)置零法
(b)置数法
异步置零法 同步置零法
异步预置数法 同步预置数法
例：将十进制的74160接成六进制计数器
CP RD LD EP ET 工作状态 X 0 X X X 置 0（异步）
1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0）
无
40MHZ
74LS190 十进制可逆 异步
无
20MHZ
74LS568 十进制可逆 同步 同步（低）
20MHZ
74LS163A 4位二进制 同步 同步（低）
25MHZ
74LS161A 4位二进制 同步 异步（低）
25MHZ
74LS561 4位二进制 同步 同步（低）/异步（低）30MHZ
74LS193 4位进制可逆 异步 异步（高）
双时钟：74192－－集成十进制同步可逆计数器，其引脚排列图 和逻辑功能示意图与74193相同。
中规模集成计数器
几种中规模集成同步计数器
型号
模式 预置 清零
工作 频率
74LS162A 十进制 同步 同步（低）
25MHZ
74LS160A 十进制 同步 异步（低）
25MHZ
74LS168 十进制可逆 同步
25MHZ
74LS191 4位进制可逆 异步
无
20MHZ
74LS569 4位进制可逆 同步 异步（低）
20MHZ
74LS867 8位二进制 同步 同步
115MHZ
74LS569 8位二进制 异步 异步
115MHZ
三、任意进制计数器的构成方法
基于FPGA的环形计数器与扭环形计数器
基于FPGA的环形计数器与扭环形计数器作者：张铭郎于业弘解宇李恩来刘丽娟来源：《电脑知识与技术》2019年第09期摘要：为了实现能自启动的模8右移扭环形计数器和模4右移环形计数器的功能，以FPGA和verilog硬件描述语言为基础，包含IC181和IC182模块，以及21mux二选一选择器，实现了控制流水灯做出一些简单的控制。
关键词：FPGA；verilog；环形计数器；扭环形计数器中图分类号：TP311 文献标识码：A文章编号：1009-3044（2019）09-0215-02随着现代世界的发展，人们对夜生活的要求与日渐增，五彩斑斓的LED走入人们的视线之中，并且随着科技的发展，EDA设计得到不断地进步，LED灯展现花样逐渐增多，本次设计是使用LED灯中最为简单的流水灯。
因为流水灯可使用环形计数器与扭环形计数器来控制其亮灭顺序。
1 原理FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
本次设计使用的IC181的模块是模4右移环形计数器模块，而模块IC182是模8右移扭环形计数器模块。
2 总体设计3 详细设计3.1 设计要求设计一个能自啟动的模8右移扭环形计数器和模4右移环形计数器。
3.2 设计原理对模8右移扭环形计数器状态图，通过卡诺图化简得到：Q3=Q2；Q2=Q1；Q1=Q0；Q0=！（Q2#Q1#Q0）；对模4右移环形计数器状态图，通过卡诺图化简，得到：Q3=Q2；Q2=Q1；Q1=Q0；Q0=！（Q2&（Q1#！Q0）；3.3 原理图本实验使用了二选一选择器，IC181八位位移扭环形计数器，IC182四位环形计数器，和分频模块构成的。
自启动移位型计数器的通式设计
收 稿 日期 ：０ ２ ０ — ８ ２ １— ４ ０ 作者简介 ： 王芳（ ９ １ ）女 ， 师 ， １８ 一 ， 讲 主要从事 电子技术教学 与研究工作 。
（） ２
而冗余 状态 的存在可 能导致计数 器不能 自启动 ，
为 了解 决移位 型计数器 的 自启动 问题 ， 目前流行 的设 计方 法 是基 于次 态 卡诺 图 的 ＪＫ激励 函数 、 最简设 计和 多码 状态分 配技术设计 ， 两种 设计 各 有优 势 ， 文 以环 形计 数器 、 本 含全 零格 环形 计 数
摘 要 ： 析了 自启动移位 型计数器 的传统最 简设计和多码状 态分配设计 ，给 出了由 Ｊ 分 Ｋ触发器构成 的环 形计数器 、 含全零格 环形计数 器 、 扭环形 计数器及 ２ 一 计数器 的设计通式 ， 对各种 设计方法进 ｎ１ 并
行 了比较 。 ’
关键词 ： 位型计数器 ； 移 自启 动 计 数 器 ； 形 计 数 器 ； 环 形 计 数 器 环 扭
ｓａｅａｓｉ ｍ ｅ ｒ ａｙ ｅ ｔ ｅ ｃ ｍｍｏ ｘ ｅｓｉ ｓｏ ｎｇｃ ｕ ｅ ，ｒｎｇｃ ｕ ｅ ｔ ａｌ ｅ ｏ ｓａｅ ， ｓｅ ｉ ｏ ｎｔｒ ｔｔ ｓｇ ｎ ｎｔｗｅ ｅａｎ ｚ ｄ， ｈ ｏ ｌ ｎ ｅ ｐｒ ｓｏｎ ｆｒ ｏ ｎｔｒ ｉ ｏ ｎｔｒｗｉ ｌ－ｚ ｒ ｔｔ ｔ ｔｄ ｒｎｇｃ ｕ ｅ ｉ ｈ ｗｉ
ａ ｄ ２ 一１ｃ ｕ ｔｒ ａ ｅ ｎ Ｊ ｉ － ｏ ｓ ｒ ｉｅ ， ｎ ａ ｏ ｓ ｅ ｉｎ ｍｅ ｈ ｄ ｅ ｅｃ ｍｐ ｒ ｄ ｎ ｎ ｏ ｎ ｅ ｓ ｄｏ Ｋ ｆ ｐ ｆ ｐ ｅｇｖ ｎ ａ ｄ ｖ ｒ ｕ ｓ ｔ ｏ ｓ ｒ ｏ ａ ｅ ． ｂ ｌ ｌ ｗｅ ｉ ｄ ｇ ｗ
第２卷第 ９ ８ 期
环形计数器
选做实验
• 重新改接上述电路，让电路在时钟作用下LED闪亮规律如下表示的那 样： • LED1 LED2 LED3 LED4 • • • • • • • • • • 选作内容参考答案： • 把电路接成“扭环形计数器”，如下图所示。
•
四、实验现象及解决办法
• 1、电源接通后，如果4个LED全亮，应按 清零键，如仍亮，可能的情况有1：清零键 接地不良，2：插接有错误； • 2、LED闪亮顺序错误。电路插接错误，应 认真检查改正，如只有某只不亮，则考虑 LED接反，或损坏。
由4D触发器组成的计数器原理图如下图右半边所示。
74LS74真值表 和555电路
ta
D 0 1 Q 0 1 1 0
tn+1
时钟电路。555定时器是一种用途很广泛的单片集成电路，其电路 功能灵活，适用范围广泛，只需外部配上少数阻容元件，就可构成 各种功能的电路。它的电路构成和原理不在这里叙述。上页图中左 边电路就是集成电路555定时器构成的一个方波发生器，这里作为 时钟电路。555的输出端3输出一个时钟脉冲序列。它的脉冲周期 由电阻R和C2决定。 用触发器可以构成移位寄存器。在本实验中，用4D触发器组成4 位寄存器。为便于观察，让寄存器的每位输出Q1、Q2Q4分别接 至LED1、LED4四个驱动显示电路。把末位的输出Q4返回输入 到第一位输入端D1，就构成4位环形计数器。 如果把Q1预置成“1”，则在一个时钟脉冲作用下，将把这“1”移到 下一个触发器。此后，在连续时钟脉冲作用下，这个“1”将循环移 位并返回第一级。这种类型的电路可用于一般的延时。
三、实验内容和步骤
• 1.按图左侧电路插接555多谐振荡器，加+5v电源，调节 R8，使振荡频率f=1-4Hz； • 2.由4D触发器按图11－1插接环形计数器。 • 3.在不连入时钟脉冲时。给实验板加电源+5V。这时4个 LED应该是关闭的。如果不是的话，按清零按钮开关K1， 将全部D触发器清零。 • 4. 按一下置1开关K2,，预置输入（PR）将第一个D触发 器置“1”，LED1应该亮。 • 5. 调整555时钟发生器电路中的R8和C，使得时钟频率大 约为4Hபைடு நூலகம்并把这个时钟接到环形计数器的时钟输入端。 • 6. 观察一下LED是否依次闪亮且大约每秒旋转一周？观察 并记录CP、Q1、、Q2、Q3及Q4的时序波形。
环型计数器的自启动设计
环型计数器的自启动设计马敬敏【摘要】分析环形计数器的结构特征及状态转换过程，给出了在环形计数器闭合反馈环路任何一位的位置断开环路，在次态函数卡诺图上进行激励函数逻辑修改实现环形计数器自启动设计的技术，目的是探索环型计数器自启动设计的逻辑修改技术，改进了目前的在保持右移移位寄存器内部结构不变的基础上只求解第1位触发器的激励函数的局限性设计方法，结果是简化了环形计数器的设计过程，从而使环形计数器自启动设计方法具有普遍适用性。
%Analysis of ring counter in the structure characteristics and state conversion process, given the in ring counter closed feedback loop any a disconnect position loop. In the next state Karnaugh map of incentive logic function modification technology to achieve ring counter design of self-correction, It's aimed to explore the logic function modification of self-correction in ring counters improved the current while maintaining the right shift shift register the same internal structure based on only solving the 1 bit flip-flop excitation functions for the limitation of design method, gesign progress of ring counter is simplified,so that the ring counter design of self-correction;method has general applicability.【期刊名称】《电子设计工程》【年(卷),期】2016(024)023【总页数】3页(P177-179)【关键词】环形计数器;自启动;次态卡诺图;逻辑修改;激励函数【作者】马敬敏【作者单位】渤海大学实验管理中心，辽宁锦州 121000【正文语种】中文【中图分类】TN702环形计数器是存在大量冗余无效状态的移位寄存器型计数器，自启动设计问题一直受到人们的关注。
状态机
置的计数初始值生效？
10
实验步骤：
● 启动仿真，信号#START=0初始化；然后恢复#START=1，设置条件C0=0 或C0=1。手动按钮令信号CLK上升沿跳变，观察并且对比以下状态机电 路输出：四位环形计数器（红色LED灯）、二位扭环计数器（黄色LED
灯）。
● 启动仿真，手动按钮ON使“交通灯”开始倒计时运行。在运行过程中， 改变当前状态【Tx】和次态【Tx+1】对应的拨码开关DSWx和DSWx+1， 设置新的计数初始值。观察当前交通灯运行是否受到影响？什么时候新设
状态机 (state machine)
Moore状态机
Mealy状态机
扭环计数器 环形计数器
D触发器真值表
2-4译码器真值表
4
四位寄存器74LS175 （带反相端）
可逆计数器74LS190
5
“交通灯”系统电路图
拨码开关（
状态机电路图
9
倒计时和红绿灯显示电路图
（一）状态机 实验
实验概述：
● 理解“状态机”概念，掌握“状态机”思想描述时序系统。 ● 通过下列二种基于D触发器的计数器结构，构建状态机的状
态转移电路：
环形计数器、扭环计数器。 ● 基于“状态机”原理，设计一个“交通灯”系统：控制红
黄绿信号灯按照以下顺序循环点亮：“红黄绿黄 红……”，红灯、绿灯和黄灯的亮灯持续时间可以通过 拨码开关独立设置。红灯和绿灯是持续亮灯模式，黄灯则 是闪烁亮灯模式。
10
实验步骤：
● 启动仿真，信号#START=0初始化；然后恢复#START=1，设置条件C0=0 或C0=1。手动按钮令信号CLK上升沿跳变，观察并且对比以下状态机电 路输出：四位环形计数器（红色LED灯）、二位扭环计数器（黄色LED
灯）。
● 启动仿真，手动按钮ON使“交通灯”开始倒计时运行。在运行过程中， 改变当前状态【Tx】和次态【Tx+1】对应的拨码开关DSWx和DSWx+1， 设置新的计数初始值。观察当前交通灯运行是否受到影响？什么时候新设
状态机 (state machine)
Moore状态机
Mealy状态机
扭环计数器 环形计数器
D触发器真值表
2-4译码器真值表
4
四位寄存器74LS175 （带反相端）
可逆计数器74LS190
5
“交通灯”系统电路图
拨码开关（
状态机电路图
9
倒计时和红绿灯显示电路图
（一）状态机 实验
实验概述：
● 理解“状态机”概念，掌握“状态机”思想描述时序系统。 ● 通过下列二种基于D触发器的计数器结构，构建状态机的状
态转移电路：
环形计数器、扭环计数器。 ● 基于“状态机”原理，设计一个“交通灯”系统：控制红
黄绿信号灯按照以下顺序循环点亮：“红黄绿黄 红……”，红灯、绿灯和黄灯的亮灯持续时间可以通过 拨码开关独立设置。红灯和绿灯是持续亮灯模式，黄灯则 是闪烁亮灯模式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
本科结业论文（设计、创作）令狐采学题目：环形计数器和扭环形计数器设计学生姓名：学号：院（系）：电子信息工程学院专业：通信工程入学时间：年月导师姓名：职称/学位：导师所在单位：完成时间：年 5 月环形计数器和扭环形计数器设计摘要现代世界的快速成长，夜生活已成为年夜大都城市不成缺少的生活，在夜生活中，五彩斑斓，形状不竭变更的LED灯走入了年夜家的生活。
而各种形状的LED灯，随着技术的不竭成长，EDA设计获得不竭地成长和应用，LED灯所暗示的图案多种多样，LED灯中最简单的就数流水灯，而流水灯可以由环形计数器或扭环形计数器控制。
本文以环形计数器和扭环形计数器为设计对象，根据其相关规律，设计其运行电路，以及用verilog硬件描述语言实现。
内容主要涉及计数器的循环与自启动以及最后整个计数器的检测计划和仿真。
本设计可以实现计数器的一些简单的控制，并用modelsim 进行仿真。
关键词：环形计数器和扭环形计数器设计；Verilog；modelsim。
Twisted ring counter ring counter and designAbstractThe rapid development of the modern world, night life hasbecome indispensable in the life most of the city, in the nightlife, colorful, shape changing LED lights went into people's lives. And various shapes of LED lights, with the continuous development of technology, EDA design get continuously development and application of LED lamp represents pattern is varied, the most simple several water light LED lights, lights and running water can be controlled by the ring counter or twisting the ring counter. This article is based on the circular counter and twisting the ring counter as the design object. According to the counter relevant laws , the counter is to design the operation circuit .this design adopts hierarchical method and verilog hardware description language to realize. This article is mainly related to counter circulation and since the start and final of the test scheme and simulationThis design can realize some simple control counter, and modelsim simulationKeywords: ring counter and twisting the ring counter design ;Verilog; modelsim.目录1.引言12.设计任务和要求1 2.1设计任务2 2.2设计要求3 3．设计原理33.1环形计数器界说3 3.2环形计数器工作原理3 3.3扭环形计数器界说33.4扭环形计数器工作原理34.环形计数器的设计35.扭环形计数器设计66.环形计数器的自启动设计97.扭环形计数器的自启动设计：118.结束语11主要参考文献错误!未定义书签。
致谢161 引言随着社会的不断成长，越来越多的LED灯用于城市的装饰，让城市在夜晚也可以变得炫彩精明，熠熠生辉。
而LED灯的简单控制，使其产生各种绚丽的拼图，分而视之可以用一些简单的设计控制细小的模块而成。
其中最简单的可以用环形计数器和扭环形计数器的原理和电路来控制，产生一种流水灯的效果。
在此基础上，本文对环形计数器和扭环形计数器的的实现做了简单的设计，对两种计数器的原理，自启动，电路图进行简单的阐发和设计，并用Verilog硬件描述语言进行编写以及Altera公司的modelsim仿真工具进行仿真。
硬件描述语言的成长硬件描述语言HDL是一种用形式化办法描述数字电路和系统的语言。
利用这种语言，数字电路系统的设计可以从上层到下层（从笼统到具体）逐层描述自己的设计思想，用一系列分条理的模块来暗示极其庞杂的数字系统。
然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变成实际电路的模块组合，经过自动综合工具转换到门级电路网表。
接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动规划布线工具，把网表转换为要实现的具体电路布线结构。
目前，这种高条理（highleveldesign）的办法已被广泛采取。
据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采取硬件描述语言进行设计。
硬件描述语言HDL的成长至今已有20多年的历史，并胜利地应用于设计的各个阶段：建模、仿真、验证和综合等。
到20世纪80年代，已呈现了上百种硬件描述语言，对设计自动化曾起到了极年夜的增进和推举措用。
可是，这些语言一般各自面向特定的设计领域和条理，并且众多的语言使用户无所适从。
因此，急需一种面向设计的多领域、多条理并获得普遍认同的标准硬件描述语言。
20世纪80年代后期，VHDL和VerilogHDL语言适应了这种趋势的要求，先后成为IEEE标准。
目前，硬件描述语言可谓是百花齐放，有VHDL,Verilog等等。
VHDL虽然是1995年以前唯一制定为标准的硬件描述语言，但它却比较麻烦，并且其综合库至今也没有标准化，不具有晶体管开关级的描述能力和模拟设计的描述能力。
目前的看法是，对年夜型的系统级数字电路设计，VHDL是较为合适的。
实质上，在底层的VHDL设计环境是由VerilogHDL描述的器件库支持的，因此，它们之间的互操纵性十分重要。
目前，Verilog和VHDL的两个国际组织OVI、VI正在规画这一工作，准备成立专门的工作组来协调VHDL和VerilogHDL语言的互操纵性。
OVI也支持不需要翻译，由VHDL到Verilog的自由表达。
V erilogHDL是在1983年，由GDA(Gate Way Design Automation)公司的Philmoorby首创的。
Philmoorby后来成为VerilogXL的主要设计者和Cadence公司的第一合伙人。
在1984～1985年，Philmoorby设计出来第一个名为VerilogXL的仿真器；1986年，他对VerilogHDL 的成长又作出了另一个巨年夜的贡献：提出了用于快速门级仿真的XL算法。
随着VerilogXL算法的胜利，V erilogHDL语言获得迅速成长。
1989年，Cadence公司收购了GDA公司，VerilogHDL语言成为Cadence公司的私有财富。
1990年，Cadence公司决定公开VerilogHDL语言，于是成立了OVI（Open Verilog Internation）组织，担任增进VerilogHDL语言的成长。
基于VerilogHDL的优越性，IEEE与1995年制订了VerilogHDL 的IEEE标准，及VerilogHDL13641995；宣布了VerilogHDL1364标准。
这个标准中，加入了VerilogHDLA标准，是Verilog有了模拟设计描述的能力。
随着电子财产不竭成长与推进，硬件描述语言也会不竭的成长以适合现实情况的要求，VerilogHDL可能成长成为更高品级的语言，或者被跟高级的语言所替代和兼容。
Modelsim仿真工具Modelsim是Model Technology(Mentor Graphics的子公司)的DHL硬件描述语言的仿真软件，该软件可以用来实现对设计的VHDL、Verilog或者是两种语言混合的法度进行仿真，同时也支持IEEE罕见的各种硬件描述语言标准。
无论从有毫的使用界面和调试环境来看，还是从仿真速度和仿真效果来看，Modelsim 都可以算得上是业界最优秀的DHL语言仿真软件。
他是唯一的单核内支持VHDL和Verilog 混合仿真的仿真器，是做FPJA/ASIC设计的RTL级和门级电路仿真的首选；他采取直接优化的编译技术，TCL/TK技术和单一内核仿真技术，具有仿真速度快，编译代码与仿真平台无关，便于IP核呵护和加快法度错位定位等优点。
Modelsim最年夜的特点是其强年夜的调试功能。
先进的数据流窗口，可以迅速追踪到产生错位或者不确定状态的原因。
性能阐发工具帮忙阐发性能瓶颈，加速仿真。
代码笼盖率检测确保测试的完备。
多种模式的波形比较功能。
先进的Signal Spy功能，可以便利地拜访VHDL、Verilog或两者混合设计中的底层信号。
支持加密IP。
目前罕见的Modelsim分为几个不合的版本：Modelsim SE、Modelsim PE、Modelsim LE 和Modelsim OEM。
其中Modelsim SE是主要版本。
2 设计任务和要求2.1设计任务设计一个环形计数器和扭环形计数器2.2设计要求熟悉数字电路，语言编辑以及相应的仿真软件仿真3 设计原理3.1环形计数器界说环形计数器是由移位寄存器加上一定的反响电路构成的，它是由一个移位寄存器和一个组合反响逻辑电路闭环构成，反响电路的输出接向移位寄存器的串行输入端，反响电路的输入端根据移位寄存器类型的不合，可接向移位寄存器的串行输入端或某些触发器的输出端。
3.2环形计数器工作原理四位环形计数器，它是把移位寄存器最低一位的串行输出作为高一级移位寄存器的串行输入。
环形计数器经常使用来实现脉冲顺序分派的功能（分派器）假设寄存器的初始状态为1000，那么在移位脉冲的作用下其状态变成0100到0010到0001最后又前往到1000的顺序转换，并且不竭循环往复的执行这一过程。
由上述可知，该计数器的计数长度为N=n。
3.3扭环形计数器界说扭环形计数器的界说同环形计数器的界说基本类似，只是在反响电路上略有不同。