中科大计算机组成原理资料
- 格式:doc
- 大小:42.00 KB
- 文档页数:5
计算机组成原理-完整版前言计算机组成原理是计算机科学中最基础的课程之一,它主要研究计算机系统的各个组成部分的原理和关系。
它是计算机科学中最基础的课程之一,也是理解其他计算机科学领域的必备基础。
本文将介绍计算机组成原理中涉及的各个方面,从处理器到内存,再到输入输出系统,以及操作系统和应用层,详细解释它们的工作原理和相互关系。
此外,我们还将介绍一些实际的例子,以帮助读者更好地理解这些概念。
计算机硬件组成处理器处理器是计算机的大脑,它是计算机中最为关键的部分之一。
处理器的任务是执行指令,它通过解码指令,再根据指令来执行相应的操作。
处理器包括控制单元和算术逻辑单元两部分。
控制单元是处理器的主控制中心,它决定了处理器要执行的操作,以及操作的顺序。
由于处理器的速度非常快,因此它能够在一个时钟周期内执行多个操作。
算术逻辑单元(ALU)则用于执行运算操作,例如加减乘除、位移等。
ALU从寄存器中读取数据,并根据指令进行相应的计算和操作。
存储器存储器用于存储计算机中的数据和指令。
存储器被分为两种类型:内存和外存。
内存是指计算机中直接可访问的存储,例如DRAM。
它是用于临时存储程序和数据的地方。
内存的访问速度非常快,但只能存储有限的数据量。
外存则是指计算机中不直接可访问的存储,例如硬盘。
它用于长期存储数据和程序。
虽然外存的访问速度相对较慢,但它能够存储大量的数据和程序。
输入输出设备输入输出设备是与计算机交互的途径,例如键盘、鼠标和显示器等。
输入设备用于将数据输入到计算机中,输出设备则用于从计算机中输出数据。
计算机系统架构冯·诺依曼体系结构冯·诺依曼体系结构是计算机系统的经典架构,它由储存器、算术逻辑单元、控制单元和输入输出设备组成。
程序存储在内存中,并通过控制单元来控制执行。
该体系结构具有良好的扩展性和通用性,适用于大多数计算机系统。
哈佛体系结构哈佛体系结构是一种采用不同存储器分别用于程序和数据存储的计算机系统。
可编辑修改精选全文完整版第一章计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?解:P3计算机系统:由计算机硬件系统和软件系统组成的综合体。
计算机硬件:指计算机中的电子线路和物理装置。
计算机软件:计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要。
5. 冯•诺依曼计算机的特点是什么?解:冯•诺依曼计算机的特点是:P8●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成;●指令和数据以同同等地位存放于存储器内,并可以按地址访问;●指令和数据均用二进制表示;●指令由操作码、地址码两大部分组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置;●指令在存储器中顺序存放,通常自动顺序取出执行;●机器以运算器为中心(原始冯•诺依曼机)。
7. 解释下列概念:主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
解:P9-10主机:是计算机硬件的主体部分,由CPU和主存储器MM合成为主机。
CPU:中央处理器,是计算机硬件的核心部件,由运算器和控制器组成;(早期的运算器和控制器不在同一芯片上,现在的CPU内除含有运算器和控制器外还集成了CACHE)。
主存:计算机中存放正在运行的程序和数据的存储器,为计算机的主要工作存储器,可随机存取;由存储体、各种逻辑部件及控制电路组成。
存储单元:可存放一个机器字并具有特定存储地址的存储单位。
存储元件:存储一位二进制信息的物理元件,是存储器中最小的存储单位,又叫存储基元或存储元,不能单独存取。
存储字:一个存储单元所存二进制代码的逻辑单位。
存储字长:一个存储单元所存二进制代码的位数。
存储容量:存储器中可存二进制代码的总量;(通常主、辅存容量分开描述)。
机器字长:指CPU一次能处理的二进制数据的位数,通常与CPU的寄存器位数有关。
指令字长:一条指令的二进制代码位数。
《计算机组成原理》复习提纲第一章:绪论1、存储程序概念(基本含义)。
P3⑴计算机(指硬件)应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成;⑵计算机内部采用二进制来表示指令和数据;⑶将编好的程序和原始数据事先存入存储器中,然后再启动计算机工作2、冯·诺依曼计算机结构的核心思想是什么?存储程序控制3、主机的概念(组成部件是哪些?)中央处理器(运算器和控制器)和主存储器4、计算机的五大基本部件有哪些?输入设备,输出设备,存储器,运算器,控制器5、冯·诺依曼结构和哈佛结构的存储器的设计思想各是什么?P9程序存储、程序控制冯·诺依曼结构也称普林斯顿结构,是一种将程序指令存储器和数据存储器合并在一起的存储器结构。
指令存储地址和数据存储地址指向同一个存储器的不同物理位置。
哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。
CPU首先到指令存储器中读取指令内容,译码后得到数据地址,再到相应的数据存储器中读取数据,并进行下一步的操作(通常是执行)Cache和主存储器分别是采用的哪种设计思想?Cache采用哈佛结构,主存储器采用冯.诺依曼结构6、计算机系统是有软件系统和硬件系统组成的。
7、现代个人PC机在总线结构上基本上都采用的是单总线结构,根据所传送的信息类型不同又可分为哪三类总线?地址总线,数据总线,控制总线第二章:数据的机器层表示1、定点小数表示范围(原码、补码)原码定点小数表示范围为:-(1-2-n)~(1-2-n)补码定点小数表示范围为:-1~(1-2-n)2、定点整数表示范围(原码、补码)原码定点整数的表示范围为:-(2n-1)~(2n-1)补码定点整数的表示范围为:-2n ~(2n-1)3、浮点数表示范围PPT374、规格化的浮点数5、阶码的移码表示6、IEEE 754浮点数标准本章复习范围为ftp上第二章的作业题的1、2、3、4题。
第三章:指令系统1、指令的基本格式(OP字段和地址字段组成)。
计算机组成原理第七章“指令系统”中科大11系李曦概要•指令系统:机器指令的集合–机器语言–汇编语言(Assemble Language)–Instruction Set Architecture(ISA)•CISC、RISC、VLIW•处理器、C编译器、OS•本章的内容–指令格式–寻址方式–指令系统介绍机器语言(汇编语言)计算机模型•控制器–程序执行控制–中断控制•运算器•通用寄存器•专用寄存器•状态寄存器•堆栈•存储器(内存、磁盘、Cache?)•I/O接口与I/O控制操作分类•数据传递–mov,load,store•算逻运算–add,sub,and,not,or,xor,dec,inc,cmp •移位操作–shl,shr,srl,srr•转移控制–jmp,bnz,beq,call,ret,int,iret•I/O指令–in,out Array•系统指令–Halt,nop,wait,sti,cli,lock指令字格式•von Neumann : “指令由操作码操作码操作码和地址码地址码地址码构成”•操作码:操作的性质•地址码:指令和操作数(operand )的存储位置•指令字长度固定vs.可变•固定:规则,浪费空间•操作码长度固定vs.可变•固定:译码简单,指令条数有限,RISC (Sun SPARC )•可变:指令条数和格式按需调整,CISC (x86)•扩展操作码技术:调整op 与addr 域•如果指令字长固定,则操作码长度增加,地址码长度缩短操作码域(op ) 地址码域(addr )地址码•指定源操作数、目的操作数、下一条指令地址–地址:主存、寄存器、I/O端口•地址码格式–4地址指令:op rs1, rs2, rd, ni–3地址指令:op rs1, rs2, rd; ni在PC中–2地址指令:op rs1, rs2; rd=rs1 or ACC–1地址指令:op rs2; rs1=ACC,rd=ACC–0地址指令:op;堆栈操作操作数(opr)•含–地址:无符号整数,计算offset等–数据:定点数、浮点数、逻辑值–字符:ASCII、汉字内码•数据存储形式–机器字长=寄存器位数=数据总线宽度•32位机:字节、半字、字、双字–边界对准(Memory Alignment、data alignment)•数据从偶地址开始存放,空字节填充(data structure padding)–字存储顺序•小尾端(small endness):低地址,低字节•大尾端(big endness):低地址,高字节Operand characteristics in MediaBench (Fritts)边界对准问题•为了便于硬件实现,通常要求多字节的数据在存储器的存放方式能满足“边界对准”的要求。
串行通讯串行通讯的概念•信息的各位数据被逐位按顺序传送–最少只需一根传输线即可完成最少只需一根传输线即可完成,,•成本低速度慢,,距离远距离远((可达1200米)。
成本低,,速度慢•可分为单工半双工和全双工三种。
可分为单工、、半双工和全双工三种•RS-232C总线是由美国电子工业协会EIA于1969年修定的一种通信接口标准,专门用于数据终端设备DTE和数据通信设备DCE之间的串行通信。
串口通信协议•波特率、数据位、停止位、奇偶位能够完成上述“串<- ->并”转换功能的电路转换功能的电路,,通常称为“通用异步收发器”(UART :Universal Asynchronous Receiver and Transmitter ),典型的芯片有典型的芯片有::Intel 8250/8251,16550。
串口通讯接口实际应用A BPC / XT异步通信适配器电路RSR TSR端口地址初始化顺序;通过LCR,选择除数寄存器8250工作过程•发送–CPU将要发送的数据以字符为单位写到THR中。
当TSR中的数据全部移出变空时,存于THR 中待发送的数据将会自动发送并行送到TSR•8250初始化后,TSR为空状态,所以初始化后传送到THR的第一个字符总是立即送到TSRE。
–TSR在发送时钟的激励下,按照事先和接收方约定的字符传送式,加上起始位,奇偶校验位和停止位,再以约定的波特率(由波特率控制部分产生)按照从底到高的顺序一位一位的由SOUT端发送出去。
–一旦THR的内容送到TSR ,就会在LSR中建立“数据发送保持寄存器空”的状态位,可以用此状态位来触发产生中断。
因此,查询状态位或者利用该状态触发的中断即可实现数据的连续发送。
•接收–由通信对方来的数据在接收时钟RCLK的作用下,通过SIN端逐位进入RSR。
–RSR根据初始化时定义的数据位数确定接收到了一个完整的数据后会立即将数据自动并行传送到RBR()。
一、单项选择题(每小题2分,共40分)
1、寄存器间接寻址方式中,操作数处于()中。
A、通用寄存器
B、主存
C、程序计数器
D、堆栈
2、C PU是指()。
A、运算器
B、控制器
C、运算器和控制器
D、运算器、控制器和主存
3、虚拟存储器可以实现()。
A、提高主存储器的存取速度
B、扩大主存储器的存储空间,并能进行自动管理和调度
C、提高外存储器的存取周期
D、扩大外存储器的存储空间
4、32个汉字的机内码需要()。
A、8字节
B、64字节
C、32字节
D、16字节
5、相联存储器是按()进行寻址的存储器。
A、地址指定方式
B、堆栈指定方式
C、内容指定方式
D、地址指定方式与堆栈存储方式结合
6、状态寄存器用来存放()。
A、算术运算结果
B、逻辑运算结果
C、运算类型
D、算术逻辑运算指令及测试指令的结果状态
7、在机器数()中,零的表示形式是唯一的。
A、原码
B、补码
C、补码和移码
D、原码和反码
8、计算机的存储器采用分级方式是为了()。
A、减少主机箱的体积
B、解决容量、价格、速度三者之间的矛盾
C、保存大量数据方便
D、操作方便
9、计算机系统的层次结构从内到外依次为()。
A、硬件系统、系统软件、应用软件
B、系统软件、硬件系统、应用软件
C、系统软件、应用软件、硬件系统
D、应用软件、硬件系统、系统软件
10、一个指令周期通常由()组成。
A、若干个节拍
B、若干个时钟周期
C、若干个工作脉冲
D、若干个机器周期
11、在计算机系统中,表征系统运行状态的部件是()。
A、程序计数器
B、累加计数器
C、中断计数器
D、程序状态字
12、某虚拟存储器采用页式内存管理,使用LR U页面替换算法,考虑下面的页面访问地址流(每次访问在一个时间单位中完成),1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。
假定内存容量为4个页面,开始时为空的,则页面失效次数是()。
A、4
B、5
C、6
D、7
13、某一SR AM芯片,其容量是1024×8位,除电源和接地端外,该芯片引脚的最小数目是()。
A、20
B、22
C、25
D、30
14、下面尾数(1位符号位)的表示中,不是规格化尾数的是()。
A、010011101(原码)
B、110011110(原码)
C、010111111(补码)
D、110111001(补码)
二.填空题(每小题1分,共15分)
15、原码一位乘法中,符号位与数值位(),运算结果的符号
位等于()。
16、码值80H:若表示真值0,则为()码;若表示真值―128,则为()
码。
17、微指令格式分为()型微指令和()型微指令,其中,前者的并
行操作能力比后者强。
18、在多级存储体系中,Cac he存储器的主要功能是()。
19、在下列常用术语后面,写出相应的中文名称:V LS I( ),
RISC( ), DMA( ), DR AM()。
20、从计算机系统结构的发展和演变看,近代计算机是以()为中心
的系统结构。
三、简答题
21、DRA M存储器为什么要刷新?有哪几种常用的刷新方法?
四、综合题(共35分)
22、(本题7分)某机采用微程序控制器,其微程序控制器有18种微操作命令(采
用直接控制法,即水平型微指令),有8个转移控制状态(采用译码形式),微指令格式中的下址字段7位。
该机机器指令系统采用4位定长操作码,平均每条指令由7条微指令组成。
问:
(1)该微指令的格式中,操作控制字段和判别测试字段各有几位?控存的容量是多少(字数×字长)?(4分)
(2)该机指令系统共有多少条指令?需要多少容量的控存?上述的控存是否合适?(3分)
23、(本题12分)设浮点数的格式为:阶码4位,包含一位符号位,尾数5位,包
含
则按上述浮点数的格式:
(1)若(X)10=22/64,(Y)10= —2.75,则求X和Y的规格化浮点数表示形式。
(6分)
(2)求[X+Y]浮(要求用补码计算,列出计算步骤)(6分)
24、(本题共16分)某机字长8位,CPU地址总线16位,数据总线8位,存储器
按字节编址,C PU的控制信号线有:MR EQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。
试问:
(1)若该机主存采用16K×1位的DR AM芯片(内部为128×128阵列)构成最大主存空间,则共需多少个芯片?若采用异步刷新方式,单元刷新周期为2m s,则刷新信号的周期为多少时间?刷新用的行地址为几位?(6分)
(2)若为该机配备2K×8位的C ach e,每块8字节,采用2路组相联映像,试写出对主存地址各个字段的划分(标出各个字段的位数);若主存地址为3280H,则该地址可映像到Ca che的哪一组?(4分)
(3)若用4个8K×4位的SR AM芯片和2个4K×8位的SR AM芯片形成24K×8位的连续RA M存储区域,起始地址为0000H,假设S RA M芯片有CS#(片选,低电平
有效)和W E#(写使能,低电平有效)信号控制端。
试画出SR AM与CP U的连接图,在图上标清楚地址译码连接,数据线、地址线、控制线连接。
(6分)。