简易数字存储示波器设计

简易数字存储示波器设计报告摘要本设计分为四个模块,分别是:信号前向调整模块，数据采集模块，数据输出模块和控制模块。

信号前向调整模块采用高速低噪音模拟开关(MAX4545）和宽带运算放大器（MAX817)构成可编程运算放大器，对幅度不等的输入信号分别进行不同等级的放大处理.数据采集模块采用可编程器件（EPM7128SLC84—15）控制高速Ａ／Ｄ（TLC5510)对不同频率的输入信号分别以相应的采样速度予以采样，并将采样数据存在双口ＲＡＭ（IDT7132）中.数据输出模块采用另一片可编程器件（EPM7128SLC84—15）控制两片Ｄ／Ａ（DAC0800）分别输出采样信号和锯齿波，在示波器上以Ｘ－Ｙ的方式显示波形.控制模块以AT89C52单片机为控制核心，协调两片可编程器件的工作,并完成其它的测量,计算及控制功能.一．总体方案设计与论证:方案一：数字示波器采用数字电路，将输入信号先经过Ａ／Ｄ变换器，把模拟波形变换成数字信息,暂存于存储器中。

显示时通过Ｄ／Ａ变换器将存储器中的数字信息变换成模拟波形显示在模拟示波器的示波管上。

对于存储器的地址计数及数据存取可通过数字电路对时钟脉冲计数产生地址，并选通存储器来实现；对输入信号何时触发采集可通过模拟比较器及其它简单的模拟电路实现。

但是，这种方法的硬件电路过于复杂,调试起来也不方便，不利于系统的其它功能扩展，因而不可采取。

方案二：采用AT89C52单片机。

单片机软件编程灵活，自由度大。

可通过软件编程实现对模拟信号的采集,存储数据的输出以及各种测量，逻辑控制等功能。

但是，系统要求的频带上限为５０ＫＨＺ，根据采样定理，采样速度的下限为１００ＫＨＺ，需要用高速Ａ／Ｄ进行采样.假设单片机系统用12M的晶体振荡器作为系统时钟，那麽一条指令就需要1us或2us,根本无法控制Ａ／Ｄ高速工作.因此，单纯用软件是不可能实现该系统的。

方案三：采用AT89C52单片机作为控制核心，采用可编程器件(ALTERA公司的EPM7128SLC84—15）来实现对数字系统的控制。

简易数字存储示波器设计数字存储示波器是一款用于测量电信号的仪器，它可以将收集到的信号进行数字化处理，并将结果显示在屏幕上。

本文将介绍一个简易的数字存储示波器的设计。

1. 设计目标设计一个简易的数字存储示波器，使其能够接收并显示电信号的波形，并具备一定的存储功能。

该示波器需要具备以下功能：能够调节触发电平、可以调节扫描速度、能够通过按钮进行保存和回放存储的波形。

设计需要保证简易、易于操作、能够满足基本的测量需求。

2. 硬件设计（1）电路板设计：设计一个电路板用于信号的采集和存储。

该电路板包括模拟前端电路用于信号的采集，数字转换电路将模拟信号转换为数字信号，以及存储器用于存储采集到的数据。

（2）显示屏和按键：电路板上需要配备一个液晶显示屏，用于显示采集到的波形图像。

同时，设计按键用于调节触发电平、扫描速度以及保存和回放。

3. 软件设计（1）数据采集：通过模拟前端电路采集信号，并使用数字转换电路将模拟信号转换为数字信号。

采用适当的采样率，将数据进行采样，并存储到存储器中。

（2）数据显示：通过显示屏将存储器中的数据显示为波形图像。

根据采样率和扫描速度，将存储器中的数字信号转换为波形，并在屏幕上显示。

（3）触发控制：通过按键调节触发电平，设置触发条件，使得波形显示能够达到最佳效果。

设计合适的触发电路用于触发信号。

（4）数据存储和回放：设计按键和存储器用于保存和回放采集到的波形。

按下保存键后，将当前的波形数据保存到存储器中，按下回放键后，将存储器中的波形数据重新显示在屏幕上。

4. 使用方法使用该简易数字存储示波器，首先将信号源连接到示波器的输入端，然后通过按键进行触发电平的调节和扫描速度的设置。

在适当的触发条件下，示波器将开始采集并显示信号的波形。

当波形满足要求后，可以通过按键将波形数据保存到存储器中。

保存后的波形可以通过按键进行回放，重新显示在屏幕上。

5. 总结通过以上的设计和实现，可以得到一个简易的数字存储示波器。

基于单片机的简易数字存储示波器设计目录1. 内容概览 (2)1.1 设计背景 (2)1.2 设计目的 (3)1.3 设计内容 (4)2. 系统硬件设计 (4)2.1 单片机选择与配置 (6)2.2 存储示波器模块设计 (6)2.2.1 存储器模块选型 (7)2.2.2 存储器模块连接方式 (8)2.2.3 存储器模块驱动程序设计 (9)2.3 示波器模块设计 (11)2.3.1 示波器模块选型 (12)2.3.2 示波器模块连接方式 (14)2.3.3 示波器模块驱动程序设计 (15)2.4 电源模块设计 (16)2.5 外围电路设计 (18)3. 系统软件设计 (19)3.1 系统总体架构设计 (20)3.2 存储器模块驱动程序设计 (21)3.3 示波器模块驱动程序设计 (22)3.4 系统主循环设计 (23)3.5 其他功能模块设计(如触发、缩放等) (24)4. 系统调试与测试 (26)4.1 硬件调试 (27)4.2 软件调试 (28)4.3 系统性能测试与分析 (30)5. 结论与展望 (31)5.1 项目总结 (32)5.2 不足与改进方向 (33)5.3 进一步研究方向 (34)1. 内容概览本文档旨在详细描述一款基于单片机的简易数字存储示波器的设计方案。

数字存储示波器是一种能够捕获、存储并回放电信号波形的仪器，常用于电路设计与测试，计算机接口测试以及电信号分析等领域。

通过本文档的描述，读者将获得关于如何设计一款基于单片机的简易数字存储示波器的全面技术指导。

1.1 设计背景电子测量的普及化需求:当前社会对电子测量设备的需求不断上升，尤其在学术教学和实践应用场合中。

简易数字存储示波器的出现能够进一步推广电子测量技术的应用，为广大的研究人员、学生和实践工程师提供一个操作简便、成本低廉的测量工具。

单片机技术的成熟发展:单片机技术的不断进步为设计高性能的简易数字存储示波器提供了可能。

单片机具备处理能力强、功耗低、集成度高以及易于开发等特点，使其成为实现数字存储示波器设计的理想选择。

简易数字存储示波器设计【摘要】：该简易数字存储示波器的设计是介绍基于FPGA高速数据实时采集与存储、显示技术，采用FPGA中的A/D采样控制器负责对A/D模拟信号的采样控制，并将A/D转换好的数据送到FPGA的内部RAM中存储；RAM的地址信号由地址发生计数器产生。

当完成1至数个周期的被测信号的采样后，在地址发生计数器的地址扫描下，将存于RAM中的数据通过外部的D/A进入示波器的Y端；与此同时，地址发生计数器的地址信号分配后通过另一个D/A构成锯齿波信号，进入示波器的X端。

从而实现数字存储示波器的功能。

本设计的ADC0809芯片作为高速信号的A/D转换，SRAM6264存储器作为采样后数据的存储，DAC0832芯片作为信号的 D/A转换。

程序设计采用超高速硬件描述语言VHDL描述，对其A/D转换、A/D采样控制器及数据的存储、数字输出进行编程、仿真，完成硬件和软件的设计，以及实验样机的部分调试。

关键词：数字存储示波器，FPGA，0809ADC，0832ADC, S RAM6264存储器Abstract:The simple design of digital storage oscilloscope is to introduce high-speed FPGA-based real-time data acquisition and storage, display technology, the use of FPGA in the A / D sampling controller is responsible for A / D analog signal to control the sampling and A / D conversion to the good data in the FPGA is internal RAM memory; RAM address signal generated by the address counter. Upon the completion of cycle 1 to a few samples of the measured signal, the address counter in the address scan, will keep the data in RAM through the external D / A into the scope of the Y-side; At the same time, address counter After the allocation of the address signal through a D / A constitute a sawtooth signal, the X-side into the oscilloscope. In order to achieve the functions of digital storage oscilloscope.The design of the chip as a high-speed signal ADC0809 the A / D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D / A conversion. Programming using ultra-high-speed hardware description language VHDL description of its A / D conversion, A / D sampling controller and data storage, digital output programming, simulation, the completion of the design of hardware and software, as well as some of the experimental prototype debugging .Key words:digital storage oscilloscope, FPGA, ADC0809, DAC0832, SRAM6264 memory目录【摘要】 1【Abstract】：错误！未定义书签。

简易数字存储示波器实验报告基于FPGA的简易数字存储示波器的设计ⅰ.数字存储示波器的介绍和设计思路ⅱ。

实验设计原则三。

系统模块四简述。

最终实施功能描述八。

实验设计实现功能模块具体分析9六.实验硬件和整体仿真波形的分配15数字存储示波器简介及设计思路数字存储示波器是XXXX早期开发的一种新型示波器。

这种示波器可以方便地实现模拟信号波形的长期存储，并且可以通过使用机内微处理器系统进一步处理存储的信号，例如自动测量参数，例如频率、幅度、前后沿时间、平均值等。

和各种复杂的过程。

这次我们将设计一个简单的数字存储示波器。

数字存储示波器可以实现以下功能。

通过从信号源收集信号(可分为实时采样和等效时间采样)，获得的值存储在内置的随机存取存储器中。

后期操作包括波形显示、波形测量(如测量频率、幅度、上升和下降时间延迟等)。

)和波形处理(例如两个波形的加法、减法、X- 3，以及系统的每个模块的简要描述...............六.实验硬件和整体仿真波形的分配15数字存储示波器简介及设计思路数字存储示波器是XXXX早期开发的一种新型示波器。

这种示波器可以方便地实现模拟信号波形的长期存储，并且可以通过使用机内微处理器系统进一步处理存储的信号，例如自动测量参数，例如频率、幅度、前后沿时间、平均值等。

和各种复杂的过程。

这次我们将设计一个简单的数字存储示波器。

数字存储示波器可以实现以下功能。

通过从信号源收集信号(可分为实时采样和等效时间采样)，获得的值存储在内置的随机存取存储器中。

后期操作包括波形显示、波形测量(如测量频率、幅度、上升和下降时间延迟等)。

)和波形处理(如加法、减法和双迹X两种波形)。

我们设计的简易数字存储示波器具有单通道信号的采样、存储和显示(包括实时显示、存储和后期调用显示)、信号的频率测量和数值显示、波形的向上、向下、扩展和收缩以及采样波形的演示(包括正弦波、锯齿波和方波)等功能。

我们使用的硬件包括实验箱上的高速模数转换器TLC55。

简易数字存储示波器摘要本简易数字存储示波器由信号输入电路、数据采集与存储电路、A/D与转D/A换电路以及AT89C51单片机系统组成。

本仪器利用软件的强大功能，配合普通示波器可以实现任意波形输入信号的单次触发存储显示、存储回放，并按要求进行了扫描速度和垂直灵敏度的档位设置，波形显示无明显失真。

关键词：简易采集存储单片机转换电路一、方案设计与比较论证数字存储示波器的一般设计原理是：先用A/D转换器将被测信号数字化，并写入数字存储器，在需要显示时，再从存储器中读出，经过D/A转换器还原为模拟信号，送到示波器的相应输入口。

1．模拟通道：系统需要对模拟信号的实时采集存储，模拟通道的性能直接影响系统的性能。

方案一：利用集成放大器AD524组成模拟通道。

考虑到本题目的要求，垂直灵敏度的档位不是很多。

可以利用AD公司生产的AD524，其组成的差分放大器，外电路简单，可以实现本题要求，但其价格非常高，用在此处性价比不是太高，所以不采用此电路。

方案二：利用模拟开关和运算放大器组成增益可控的放大器，这样可以较为方便的控制增益，可以利用较少的级数达到较好的要求，这样有利于减少误差便于逐级累加。

本电路采用常用集成电路，电路非常成熟，性价比高，所以本电路采用了该方案。

2、控制模块方案论证方案一：采用大规模可编程逻辑器件作为系统的控制核心。

目前，大规模可编程逻辑器件容量不断增大，速度不断提高，且多具有ISP 功能，也可以在不改变硬件电路的情况下改变功能。

但其对数据的采集速率要求较高，对数据的处理相对较弱，必须使用高速大规模可编程逻辑器件作为控制核心。

普通的可编程逻辑器件难以满足对采样速率的要求。

高速可编程逻辑器件时钟频率不过几十兆，其价格昂贵，普及程度不高。

考虑到以上因素，没有采用此方案方案二：利用现在较为流行的单片机控制高速A/D转换器和RAM实现高速数据采集。

单片机虽速度不是特别快，但使用较少的外围器件就可以实现复杂的逻辑和时序控制功能，是较为理想的方案，所以本电路采用该方案。

简易数字存储示波器摘要我们设计制作的简易数字示波器以附加仪器的形式工作。

该仪器以89C52单片机为核心，由前端处理，触发，采集，数据融合处理，波形显示和操作面板等功能模块组成。

在系统的设计中，遵循智能化、操作方便、功能完备等思想。

我们采用CPLD实现控制逻辑，并使该仪器在示波器的XY方式下显示。

为了提高系统的性能和可操作性，我们扩充了触发系统，如可选择通道1、通道2、外部三个触发源，以及自动、正常、单次、三种触发方式，具有边沿和最大幅度的条件触发功能等。

设置了掉电保护、水平/垂直自动设置、波形打印等功能，并制作了供系统使用的线性稳压电源，完成了设计任务。

关键词：数字存储示波器CPLD X-Y显示方式一、总体方案设计示波器是用量最多、用途最广的测量仪器之一，是观察和测量电子波形不可缺少的工具。

传统的模拟示波器在观测周期性重复频率较高的波形方面仍然得到普遍使用，但对于不能重复出现的单次信号、持续的非周期信号以及重复频率较低的周期信号则显得无能为力。

数字存储示波器正是基于上述要求而出现的。

目前的数字存储示波器以独立仪器、附加仪器以及虚拟仪器等形式工作。

本设计中的数字存储示波器定位于附加仪器工作模式。

1、设计思想附加装置模式的数字存储示波器：●应充分利用模拟示波器的原有功能电路及部件，如使用其CRT并在XY方式下显示且使之尽量与模拟示波器融为一体，成为附加仪器方式工作的数字存储示波器。

●应具备较完备的数字存储示波器功能、灵活的触发方式，如智能人机交互、信号存储、分析、处理、测量、显示等。

●应符合传统示波器的使用习惯，并且具有灵活方便的操作、演示方法。

2．总体设计方案选择根据题目要求，本系统可选择以下方案实现：方案一：纯单片机方案。

即系统由单片机、A/D、D/A存储器等组成。

这种方案要求单片机除了完成基本处理分析外，还需要完成信号的采集、存储、显示等控制与变换工作。

这种方案的优点在于系统规模较小，有一定灵活性，但是不适宜于观察高速信号或复杂信号，难以达到题目要求，并且系统的软硬件工作量分配不平衡，难以在4天内发挥各人的全部智慧。

【关键字】设计摘要随着科技高速发展，模拟示波器的功能不能满足人们的要求，数字保存示波器以其可以保存波形，稳定的输出，方便观察波形，操作简单等特点代替了模拟示波器。

本次设计的简易数字保存示波器，以80C51为核心，由信号采集、数据处理、波形显示、控制面板等功能模块组成。

整个系统分成A/D转换部分、D/A转换部分、波形保存部分、键盘输入控制四大部分组成。

基于题目要求，本系统对数据保存、水平扫描速度输出功能进行了重点设计。

此保存示波器即具有一般示波器实时采样实时显示的功能，又可以对某段波形进行即时保存和连续回放显示。

输出波形可以在示波器X轴上放大2倍或4倍输出显示。

具体设计原理以及过程在下面章节中详细说明。

关键字：数字保存、单片机、A T51、D/A转换、A/D转换AbstractWanting develops high speed along with the science and technology, simulates oscilloscope's function not to be able to satisfy people's request, the digital storage oscilloscope by its may save the profile, the stable output, facilitated the observation profile, characteristics and so on simplicity of operator replaces has simulated the oscilloscope. This design's simple digital storage oscilloscope, take 51 as a core, by signal gathering, the data processing, the profile demonstrated that functional modules and so on control panel compose. The overall system divides into a/D conversionfraction, the D/A conversion fraction, the profile memory part, the keyboard entry to control four major part compositions. Based on the topic request, this system to the data storage, the horizontal scanning speed output function has carried on the key design. This storage oscilloscope namely has the common oscilloscope real-time sampling real time display function, may also carry on the immediate memory to some section of profiles and playback the demonstration continuously. The output wave shape may enlarge 2 time or 4 time of output demonstrations on the oscilloscope X axis. Concrete principle of design as well as process under chapter detailed explanation.key words: The digital storage, the monolithic integrated circuit, AT51, D/A transform, A/D to transform目录1 绪论1.1 简易数字保存示波器工作原理大部分数字保存示波器采用DMA（直接数据存取)方式控制采样、储存和显示数据，解决了单片机运行速度上限造成的数据带宽瓶颈，同时兼作锯齿波发生器的输入数据，简化了电路。

大学毕业论文便携式数字存储示波器设计摘要随着科学技术的发展，作为常用的检测工具，示波器的面貌也焕然一新。

由于数字技术的采用，示波器成为集显示、测量、运算、分析、记录等各种功能于一体的智能化测量仪器。

数字存储示波器(DSO)将取代模拟示波器。

目前，国内具有自主知识产权的数字存储示波器产品还非常少，高昂的价格阻碍了数字存储示波器在生产和试验中广泛的应用。

在研究剖析数字存储示波器产品工作原理的基础上，本文提出了一种新的设计思路，并详细论述了其设计和实现过程。

本文设计的便携式数字存储示波器采用CPU+CPLD(复杂可编程逻辑器件)的智能仪器结构，使用液晶显示器(LCD)显示。

CPU﹢CPLD系统的最大特点是结构灵活，有较强的通用性，适用于模块化设计，从而能够提高算法效率;同时其开发周期较短，系统易于维护和扩展。

Winbond公司的单片机W77E58作为系统的核心，调控整个系统正常运行，同时完成对数据的处理。

Altera公司的EPM7064S作为系统的外围控制器，实现对系统的FIFO(先进先出存储器)与采样时钟的控制。

采用液晶屏显示，为用户提供友好的界面，并实现了系统的小型化和便携式。

本文详细地介绍了数字存储示波器的工作原理及其技术特点，接着给出了本系统硬件和软件设计的结构及思路。

硬件设计方面，本文主要讨论了信号调理电路、A/D变换电路、时基电路及触发电路的设计等。

通过具体的开发设计，解决了关于实时嵌入式系统的一些有意义的实际问题，基本实现了本文的设计目标。

关键词:数字存储示波器；单片机；复杂可编程逻辑器件；液晶显示AbstractWith the development of science and technology, the oscilloscopes, as common instruments, have made great progress. With digital technology, the oscilloscopes have become a kind of intelligent instrument with functions: waveform display, parameter measure, detecting, analyze, storage, and so on. The Digital Storage Oscil loscope (DSO) will replace Analog Oscilloscope. At present, domestic DSO product's type, which has our own independent property right, is too few. The DSO is hindered to apply wildly in our production and test by high price. On the basis of the analysis of DSO's fundamental principle, the design and implementation of a kind of portable digital storage oscilloscope system was discussed in detailed in the dissertation.The system discussed in the dissertation has the architecture built with CPU and CPLD (complex programmable logic device), and use liquid crystal display (LCD). The structure's most important feature is flexible structure and general usage. It enables designer to develop product within shorter time, and the system can be expanded easily.The theory and characteristic of DSO are amply introduced, then the hardware-software design frame and thought are given. Signal condition circuit, A/D circuit, time-base circuit and trigger circuit are discussed. Some signality practical problems about the real time embedded system are resolved while developing the portable DSO. The paper's design object is basically achieved.Key Words: DSO；Single-chip Microcomputer；CPLD；LCD目录摘要 (I)Abstract ..................................................................................................................... I I第1章绪论 (1)1 .1示波器简介 (1)1.2示波器的国内外研究现状 (2)1.3课题背景及主要工作 (5)第2章数字存储示波器的原理及相关应用技术 (7)2.1数字存储示波器的基本原理 (7)2.2数字存储示波器的主要技术指标 (8)2.3数字存储示波器的主要特点 (11)2.4取样原理及数字示波器的取样方式 (13)2.4.1取样原理 (13)2.4.2数字示波器的取样方式 (14)2.5示波器的工作模式 (16)第3章系统方案设计及关键部件的选用和介绍 (18)3.1系统方案设计 (18)3.1.1实时信号处理系统概述 (18)3.1.2系统总体方案 (19)3.2系统关键部件的选用及介绍 (22)3.2.1 CPU部件 (22)3.2.2可编程逻辑器件 (25)3.2.3模数转换部件 (30)3.2.4系统缓存部件 (33)第4章数字存储示波器的硬件电路设计 (40)4.1前端信号的调理电路 (40)4.1.1高阻衰减电路 (41)4.1.2 阻抗变换 (42)4.1.3前置放大与1、2、5衰减电路 (42)4.1.4驱动放大 (44)4.2数据采集与存储电路的实现 (44)4.3时基电路设计 (45)4.3.1时基调整与系统采样速率 (45)4.3.2系统采样速率调节的实现 (47)4.3.3时钟分频电路设计 (48)4.4触发系统设计 (50)4.4.1触发信号的产生与整形 (50)4.4.2触发方式的实现 (52)4.5单片机系统I/0口的扩展 (53)4.5.1 8255可编程并行I/O扩展接口 (53)4.5.2串入并出扩展I/O口 (54)4.6入机接口 (55)4.7通讯接口 (57)第5章示波器的软件设计 (59)5.1软件设计概述 (59)5.2系统软件结构设计 (60)5.2.1上电初始化主要工作流程 (62)5.2.2数据处理及显示程序的实现 (63)5.2.3键盘的响应 (64)5.3混合编程技术 (65)5.3.1 C51和汇编语言的性能比较 (65)5.3.2混合编程的规则 (66)5.4示波器算法的研究 (67)5.5绘图的实现 (70)5.5.1波形显示方法 (70)5.5.2液晶显示器汉字输出技术 (71)第6章系统可靠性与抗干扰设计 (73)6.1硬件的抗干扰设计 (73)6.1.1信号完整性分析 (74)6.1.2高速电路设计注意事项 (75)6.2系统软件抗干扰设计 (76)结论 (79)致谢 (81)参考文献 (82)第1章绪论1 .1示波器简介人类在认识自然和改造自然的过程中，必定要进行测量活动。

0 引言高速数字化采集技术和FPGA技术的发展已经对传统测试仪器产生了深刻的影响。

数字存储示波器(DSO)是模拟示波器技术、数字化测量技术、计算机技术的综合产物，他主要以微处理器、数字存储器、A/D转换器和D/A 转换器为核心，输入信号首先经A/D转换器转换成数字信号，然后存储在RAM中，需要时再将RAM中的内容读出，经D/A转换器恢复为模拟信号显示在示波器上，或者通过接口与计算机相连对存储的信号作进一步处理，这样可大大改进显示特性，增强功能，便于控制和智能化。

这种DSO中看到的波形是由采集到的数据经过重构后得到的波形，而不是加到输入端上信号的波形。

本文采用基于FPGA的方式进行数据采集、数据处理等功能的设计。

这种设计方案在高速数据采集上具有很多优点，如体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件完成等，另外编程配置灵活、开发周期短、利用硬件描述语言来编程，可实现程序的并行执行，这将会大大提高系统的性能，有利于在系统设计和现场运行后对系统进行修改、调试、升级等。

1 系统实现方案根据设计指标要求，基于FPGA的系统结构如图1所示，主要由模数转换、数模转换、FPGA数据处理、数据存储四部分组成。

由垂直分辨率大于或等于32点/div可知A/D、D/A转换器至少8位，系统选用AD976(16位A/D转换器)和AD669(16位D/A转换器)，由于受PLC I/O口数量的影响，AD976和DA669使用其中13位，RAM选HM6264(64k)，时钟采用125kHz，PLC选用EPF10K10LC84-3。

模拟信号通过A/D转换器将信号输入给FPGA，FPGA根据相关指令进行数据存储至RAM或将数据从RAM读出送给D/A转换器转换成模拟信号输出。

基于FPGA的简易数字存储示波器设计宗荣芳（淮海工学院，电子工程学院）摘 要：主要以简易数字存储示波器为例，介绍可编程逻辑器件在模数转换、数模转换及数据存储与处理中的设计方法。

简易存储示波器的设计与实现摘要本系统基于单片机最小系统,以高速模数转换器TLC551０为核心，利用ＣＰLＤ构成高速逻辑控制器件控制高速A/D芯片采样转换和双口RAＭ存储数据、回放波形.本系统主要由七个子模块电路构成:前级程控放大电路、ＴLC5５１0高速采样电路、基于CＰLＤ的高速逻辑控制电路、数据存入与读出的双口RＡＭ电路、AD７５23 D/A转换电路、触发电路、单片机最小系统.系统实现了单/双踪显示、多触发方式、波形存储等多种功能.系统硬件设计应用了ＥＤA工具,软件设计采用模块化编程方法。

关键字程控增益放大高速模数转换器数模转换器双口RAＭCPLD一、方案设计与论证1。

１总体方案设计数字存储示波器是可以方便的实现对模拟信号进行存储,并能利用微处理器对存储数据做进一步处理的示波器,它具有实时显示和存储两种工作模式，其实时采样工作方式决定了系统设计方案必须采用高速数据的采集和处理技术，因而,高速数据采集、存储和回放电路的设计成为系统设计的难点。

由于受单片机时钟频率的限制，数据采集过程必须由高速逻辑器件控制，因此本设计以高速A/D转换器ＴLＣ5510为核心,利用CPLD产生高速的逻辑控制器件控制高速A/D芯片采样转换,并利用双口ＲＡM存储数据、回放波形。

总体方案设计如图１所示图1 ＣPＬD高速逻辑控制实现简易数字存储示波器原理框图1.2模块电路设计1。

2.1前级信号处理模块的设计利用模拟开关ＭAX333Ａ构成单、双踪切换及程控放大电路。

此模块的主要功能是控制两路信号的分时选通,并对输入信号的幅值进行程控放大,使输入信号的幅度满足模数转换器所要求的动态转换范围,并满足垂直灵敏度指标要求.CH１、CH2两路波形信号分别经过ＯP０7构成的射随器后,输入到模拟开关MAX3３3A,由CＰＬD产生的地址信号的最低位AR0控制CＨ１和CH2的高速轮流切换。

分时采样两路信号.程控放大单元运用宽带运放构成放大器,高频信号失真很小，并且由精密电位器构成反相放大电路,完成输入信号的0。

一、设计目的1．掌握数字存储示波器的基本原理2．掌握数字存储示波器的设计方法三、设计内容要求设计的简易数字存储示波器达到如下功能和技术指标：1．具有连续触发和单次触发两种存储显示方式。

在连续触发存储显示方式中，仪器能连续对信号进行采集、存储并实时显示，且具有锁存(按“锁存’’键即可存储当前波形)功能。

在单次触发存储显示方式下，每按动一次“单次触发"键，仪器在满足触发条件时，能对被测周期言号或单次非周期信号进行一次采集与存储，然后连续显示采集的波形。

2．示波器垂直分辨率为32级／div，水平分辨率为20点／div (设示波器显示屏水平刻度为10 div，垂直刻度为8 div)，输入阻抗大于1 00 k 。

3．仪器的频率范围为DC～50 k H z，最少设置0．2 s／div、0．2 ms／div、2 0us／div三挡扫描基度，其误差≤5％；最少设置1 V／div、0.1 V／div、0.01 V／div三挡垂直灵敏度，其误差≤5％。

4．仪器触发电路采用内触发方式，上升沿触发，触发电平可调。

5．具有双踪示波功能，能同时显示两路被测信号波形。

6．具有水平移动扩展显示功能，要求将存储深度增加一倍，并且能通过操作“移动”键显被存储信号波形的任一部分。

7．其他，例如具有量程自动调节(Autoscale)功能、频谱分析功能等三、设计提示及参考资料数字存储示波器是二种基于计算机技术的新型数字示波器，其前半部是一个高速数据采集与存储系统，后半部是一个数据处理与显示系统。

（一）技术指标分析及总体方案的制定1．取样方式的选择数字存储示波器的取样方式有实时取样和等效时间取样两种。

实时取样是在信号存在期间的同时进行取样，因此对观测单次出现的信号非常有效。

等效时间取样是一种非实时的取样方式，它是先将周期性的高频信号经过取样变成波形与之形状相似的周期性低频信号，然后再做处理，因而可以使用转换速率较低的A／D转换器，但是等效时间取样方式的控制电路较复杂，并且不能观测单次出现的信号。