数电复习资料

格式：doc
大小：1.64 MB
文档页数：60

一、判断1.一个触发器可保存1位二进制数，因此，存放4位二进制数时需要4个触发器。

（）2．如时序逻辑电路中的存储电路受同一个时钟脉冲控制，则为同步时序逻辑电路。

（）3．对于二进制正数，原码、反码和补码都相同。

（）4．在数字电路中，半导体器件都工作在开关状态。

（）5．单稳态触发器可作时钟脉冲信号源使用。

（）6．十进制整数转换为二进制数的方法是采用“除2取余法”。

（）7．异或门两个输入相同时，输出高电平。

（）8．对于或非门的闲置输入端可直接接地或低电平。

（）9．同步触发器具有空翻现象。

（）10．T 触发器只有翻转功能。

（）11．触发器具有记忆功能。

（）12．每个触发器有一个稳定状态，存放4位二进制数时需要4个触发器。

（）13．和异步计数器相比，同步计数器的显著优点是工作频率高。

（）14．边沿触发器输出状态的改变只发生在时钟脉冲上升沿或下降沿到达时刻，因此，边沿触发器具有很强的抗干扰能力。

（）15．集电极开路门的输出端可并联实现线与逻辑。

（）16．多谐振荡器只有两个暂稳态。

（）17．十进制数45的8421BCD码是101101。

（）18．同或门两个输入相同时，输出高电平。

（）页脚内容119．对于与非门的闲置输入端可直接接电源或高电平。

（）20．对于二进制数负数，补码和反码相同。

（）21．组合逻辑电路在结构上不存在输出到输入之间的反馈通路,因此输入状态不会影响输出状态。

（）22．对于或非门，只要有一个输入为高电平，则输出就为0（低电平），所以对或非门多余输入端的处理不能接1（高电平）。

（）23．如图所示电路的输出F=A+B。

（）24．一个班级有45位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求。

（）25．优先编码器只对优先级别高的输入信号编码，而对级别低的输入信号不予理睬。

（）26．用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为L=CB A+CB A+CB A。

（）27．若同步RS触发器的原状态为0，欲在CP作用后仍保持为0状态，则输入端RS的值为R=0，页脚内容2S=×。

（）28．将同或门的输入端并在一起可作反相器使用。

（）29．双向集成CT74LS194可同时实现左移右移串行送数功能。

（）30．用触发器设计一个同步十九进制计数器至少需要5个触发器。

（）31．逻辑变量和逻辑函数的取值只有0和1两种可能。

（）32．对TTL与非门多余输入端的处理，可将它们悬空也可将它们接高电平1。

（）33．如图所示电路的输出F=0。

（）34．一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少7位二进制数才能满足要求。

（）35．半导体数码显示器当接法为共阳极时应为高电平有效。

（）36．二进制数10011．101对应的十进制数是19.625。

（）37．通过四位数值比较器HC85比较两数的大小时,在A3=B3、A2=B2情况下,如果A1>B1,则输出F(A>B〉=1,F(A<B)=F(A=B)=0。

（）38．异或门作反相器使用时，应将其多余的端子并联在一起使用。

（）39．边沿结构的触发器其次态仅取决于CP下降沿（或上升沿）到达前瞬间的输入信号状态，页脚内容3页脚内容4而在此前或后的一段时间内，输出状态不受输入信号影响。

故此触发器可用来解决直接控制问题。

（）40．同步计数器是由同类型的触发器构成的计数器。

（）41．如需要判断两个二进制数的大小或相等，可以使用数据选择器。

42．三态门输出端可直接连在一起实现“线与”的逻辑功能。

（）43．通过四位数值比较器HC85比较两数的大小时,在A3 =B3、A2=B2情况下,如果A1>B1,则输出F(A>B)=1,F(A<B)=F(A=B)=0。

（）44．对TTL 与非门多余输入端的处理，不能将它们并在一起使用。

（）45．把JK 触发器转换为 T 触发器的方法是将 J = 1，K = 1。

（）46．在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用同步计数器。

（）47．由与非门构成的基本RS 触发器,当R=0，S =1时,则输出状态应为Q=1。

（）48．异或逻辑函数 Z 对应的逻辑图如下图所示。

（）49．当集成维持-阻塞D 型触发器的异步置0 端D R =0异步置1端I S D = 时，则触发器的次态01=+n Q ，其工作状态应与输入信号D 有关而与CP 无关。

（）50．如下图电路，设现态Q1Q2=10，经三个脉冲作用后，Q1Q2的状态应为00。

（）51．对于或非门，只要有一个输入为高电平，则输出就为0（低电平），所以对或非门多余输入端的处理不能接1。

（）52．将CMOS或非门作如图所示连接,其输出为A。

（）53．在二进制译码器中，若输入有4位代码，则输出信号数应为8个。

（）54．边沿结构的触发器其次态仅取决于CP下降沿（或上升沿）到达前瞬间的输入信号状态，而在此前或后的一段时间内，输出状态不受输入信号影响。

故此触发器可用来解决直接控制问题。

（）55．用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为L=CB A+CB A+CB A。

（）56．组合逻辑电路一般由触发器组合而成。

（）页脚内容557．逻辑函数Y=A⊕B⊕C与Y=A⊙B⊙C满足互非的关系。

（）58．最小项“相邻性”指的是两个最小项只有一个因子不同（）59．如下图电路，设现态Q1Q2 =00，经三个脉冲作用后，Q1Q2 的状态应为11。

（）60．一个用555定时器构成的单稳态触发器的正脉冲宽度为0.7RC。

（）61．三极管作开关元件时，应工作在截止区和饱和区。

（）62．或门的逻辑功能是见一出一，全零出零。

（）63．组合逻辑电路的输出，与电路的原状态有关。

（）64．十进制数9写成二进制数应是1001。

（）65．逻辑代数中，1+1=2。

（）66．在JK触发器中，J=1，K=0时，触发器置1。

（）67．编码器属于组合逻辑电路。

（）68．最基本的逻辑关系有与、或、非三种。

（）69．数字电路比模拟电路抗干扰能力强。

（）70．数字电路有两种逻辑电平状态。

（）71．高电平用1表示，低电平用0表示称为正逻辑。

（）页脚内容672．时序逻辑电路的特点是：任一时刻的输出与电路的原状态无关。

（）73．将实际问题转变成逻辑问题第一步是写出逻辑函数表达式。

（）74．全加器是一个只能实现两个本位二进制数相加的逻辑电路。

（）75．组合逻辑电路有多个输入端，只有一个输出端。

（）76．触发器是构成时序逻辑电路的基本单元。

（）77．二进制编码器是将输入信号编制成十进制数字的逻辑电路。

（）78．同步计数器中，各触发器受不同时钟脉冲的控制。

（）79．模拟信号在时间和数值上是连续的，数字信号在时间和数值上是离散的。

（）80．A/D转换是一种从数字信号到模拟信号的转换。

（）81．与门的逻辑功能是见零出一，全一出零。

（）82．时序逻辑电路的输出，与电路的原状态无关。

（）83．将二进制数01101写成十进制数应是15。

（）84．逻辑代数中，A+A=A。

（）85．在D触发器中，D=1时，触发器置1。

（）86．触发器属于时序逻辑电路。

（）87．在T触发器中，T=1时，触发器置1。

（）88．组合逻辑电路一般应有JK触发器。

（）89．组合逻辑电路一般有各种门电路组成。

（）页脚内容7页脚内容8 90．逻辑代数与普通代数运算法则相同。

（）91．三极管作开关元件时，应工作在放大区或饱和区。

（）92．最基本的逻辑关系有与、或、非三种。

（）93．组合逻辑电路的特点是：任一时刻的输出与电路的原状态有关。

（）94．全加器是一个只能实现两个本位二进制数相加的逻辑电路。

（）95．二进制编码器是将输入信号编制成十进制数字的逻辑电路。

（）96．高电平用1表示，低电平用0表示称为负逻辑。

（）97．组合逻辑电路有多个输入端，只有一个输出端。

（）98．D/A 转换是一种从数字信号到模拟信号的转换。

（）99．触发器是构成时序逻辑电路的基本单元。

（）100．同步计数器中，各触发器受不同时钟脉冲的控制。

（）101．优先编码器只对多个输入编码信号中优先权最高的信号进行编码。

（）102．利用集成计数器的异步置数功能构成N 进制计数器时，写二进制代码的数是N 。

（） 103．A/D 转换器是用以将输入的二进制代码转换成相应模拟电压输出的电路。

（） 104．由与非门组成的基本RS 触发器在01==D D S R 、时，触发器置1。

（） 105．同或门的一个输入端接低电平时，可构成反相器。

（）106．在JK 触发器中，J=1，K=0时，触发器置1。

（）107．编码器属于组合逻辑电路。

（）108．最基本的逻辑关系有与、或、非三种。

（）109．数字电路比模拟电路抗干扰能力强。

（）110．数字电路有两种逻辑电平状态。

（）111．高电平用1表示，低电平用0表示称为正逻辑。

（）112．时序逻辑电路的特点是：任一时刻的输出与电路的原状态无关。

（）113．将实际问题转变成逻辑问题第一步是写出逻辑函数表达式。

（）114．全加器是一个只能实现两个本位二进制数相加的逻辑电路。

（）115．组合逻辑电路有多个输入端，只有一个输出端。

（）116．触发器是构成时序逻辑电路的基本单元。

（）117．二进制编码器是将输入信号编制成十进制数字的逻辑电路。

（）118．同步计数器中，各触发器受不同时钟脉冲的控制。

（）119．模拟信号在时间和数值上是连续的，数字信号在时间和数值上是离散的。

（）120．A/D转换是一种从数字信号到模拟信号的转换。

（）121．与门的逻辑功能是见零出一，全一出零。

（）122．时序逻辑电路的输出，与电路的原状态无关。

（）123．将二进制数01101写成十进制数应是15。

（）124．逻辑代数中，A+A=A。

（）125．在D触发器中，D=1时，触发器置1。

（）126．触发器属于时序逻辑电路。

（）页脚内容9页脚内容10 127．在T 触发器中，T=1时，触发器置1。

（）128．组合逻辑电路一般应有JK 触发器。

（） 129．组合逻辑电路一般有各种门电路组成。

（） 130．逻辑代数与普通代数运算法则相同。

（）131．数据选择器根据地址码的不同从多路输入数据中选择其中一路数据输出。

（） 132．D/A 转换器是用以将输入的二进制代码转换成相应模拟电压输出的电路。

（） 133．由与非门组成的基本RS 触发器在10==D D S R 、时，触发器置1。

（） 134．异或门一个输入端接高电平时，可构成反相器。

数电复习知识点

数电复习知识点引言数字电子技术（Digital Electronics）是电子技术中的一个重要分支，主要涉及逻辑电路的设计、数字信号处理和数字系统的运行等方面。

对于学习数电的同学来说，了解关键的复习知识点是非常重要的。

本文将为大家整理数电的复习知识点，帮助大家更好地掌握这门学科。

一、数电基础知识1. 集成电路集成电路（Integrated Circuit，IC）是指在单个芯片上集成了大量的电子元件或器件。

它分为模拟集成电路和数字集成电路两种类型，其中数电主要涉及数字集成电路。

数电中常使用的数字集成电路包括门电路、触发器、计数器等。

2. 二进制二进制是数电中最常用的数字表示方式，以0和1两个数字表示。

在数字电子系统中，所有的数据和信号都以二进制形式存在。

掌握二进制的转换和计算方法是数电学习的基础。

3. 逻辑门电路逻辑门电路是由晶体管等电子元件组成的电子电路，用于实现逻辑运算。

常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）等。

了解逻辑门的基本原理和实现方式是数电学习的重点。

二、数字系统设计1. 组合逻辑电路组合逻辑电路是由多个逻辑门组成的电路，其输出只依赖于当前的输入值。

通过逻辑门的组合和连接，可以实现不同的逻辑功能。

理解组合逻辑电路的设计与实现是数电学习的核心内容。

2. 时序逻辑电路时序逻辑电路是由组合逻辑电路和触发器（Flip-flop）组成的电路，其输出不仅依赖当前的输入值，还和过去的状态有关。

时序逻辑电路具有记忆功能，可以实现存储和状态转换等功能。

3. 计数器与寄存器计数器是时序逻辑电路中的一种常见电路，用于计算和记录输入脉冲的数量。

计数器的类型包括二进制计数器、BCD码计数器、环形计数器等。

寄存器是一种能够存储多个数据位的时序逻辑电路，常用于数据存储与传输。

三、数字信号处理1. 时域与频域时域是指信号随时间变化的特性，频域是指信号在频率上的特性。

了解时域与频域的概念和分析方法对于数字信号处理非常重要。

数字电子技术复习资料

数字电子技术复习资料数字电子技术复习资料数字电子技术是现代电子技术中的重要分支，它以数字信号的处理和传输为核心，广泛应用于计算机、通信、控制等领域。

本文将为大家提供一份数字电子技术的复习资料，希望能够帮助大家系统地回顾和巩固相关知识。

一、数字电路基础知识数字电路是数字电子技术的基础，了解数字电路的基本概念和特点对于深入理解数字电子技术至关重要。

1. 逻辑门：逻辑门是数字电路的基本构建单元，常见的逻辑门包括与门、或门、非门等。

它们通过逻辑运算实现不同的功能，如与门实现与运算，或门实现或运算。

2. 布尔代数：布尔代数是描述逻辑运算的数学工具，它通过与、或、非等逻辑运算符号表示逻辑关系。

深入理解布尔代数的基本原理和运算规则，对于设计和分析数字电路至关重要。

3. 真值表：真值表是逻辑函数的一种表示形式，它列出了逻辑函数在不同输入组合下的输出值。

通过真值表可以直观地了解逻辑函数的逻辑关系。

二、组合逻辑电路组合逻辑电路是一种由逻辑门构成的数字电路，它的输出仅依赖于当前的输入。

了解组合逻辑电路的基本原理和设计方法，对于理解和设计复杂的数字电路至关重要。

1. 真值表和逻辑函数：通过真值表可以得到逻辑函数的表达式，通过逻辑函数可以设计出对应的组合逻辑电路。

2. 卡诺图：卡诺图是一种用于简化逻辑函数的工具，通过画出逻辑函数的卡诺图，可以直观地找出逻辑函数的最简表达式。

3. 编码器和解码器：编码器和解码器是常用的组合逻辑电路。

编码器将多个输入信号转换为较少的输出信号，解码器则将较少的输入信号转换为多个输出信号。

三、时序逻辑电路时序逻辑电路是一种在组合逻辑电路的基础上加入了时钟信号的数字电路，它的输出不仅依赖于当前的输入，还依赖于过去的输入。

了解时序逻辑电路的基本原理和设计方法，对于理解和设计时序电路至关重要。

1. 触发器：触发器是时序逻辑电路的基本构建单元，它可以存储和传输信息。

常见的触发器包括RS触发器、D触发器、JK触发器等。

数电期末知识点总结

数电期末知识点总结一、数字逻辑电路1.1 逻辑门逻辑门是数字逻辑电路的基本组成部分，包括与门、或门、非门、与非门、或非门、异或门等。

它们的功能分别是进行逻辑与、逻辑或、逻辑非、逻辑与非、逻辑或非、逻辑异或运算。

1.2 组合逻辑电路组合逻辑电路由逻辑门组成，没有存储功能，输出仅由输入决定，不受时钟脉冲控制。

典型的组合逻辑电路包括加法器、减法器、比较器、译码器、编码器、多路选择器、多路数据选择器等。

1.3 时序逻辑电路时序逻辑电路内部包含存储器件（触发器、寄存器等），能够存储信息，并且输出受时钟脉冲控制。

典型的时序逻辑电路包括计数器、触发器、寄存器等。

1.4 存储器件存储器件是一种能够存储信息的电子元件，包括静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）、只读存储器（ROM）、可擦写存储器（EEPROM、Flash）等。

其中，SRAM具有快速读写速度，但价格昂贵；DRAM价格较为便宜，但需要定期刷新；ROM不可写，一经编程内容不可更改；EEPROM和Flash可擦写，具有较好的灵活性。

1.5 组合逻辑和时序逻辑的设计组合逻辑和时序逻辑的设计包括了逻辑方程、真值表、卡诺图、逻辑代数和状态图等的转化与设计原则、设计方法、设计步骤等。

1.6 计算机组成原理计算机组成原理是指计算机的基本组成和运行原理，包括控制器、运算器、存储器件和输入输出设备四大部分。

其中，控制器负责指挥各部件协调工作，运算器负责进行数据运算，存储器件负责存储数据和指令，输入输出设备负责与外部进行信息交换。

1.7 计算机系统计算机系统是指由硬件和软件组成的计算机结构。

硬件包括中央处理器、内存、输入输出设备、总线等；软件包括系统软件和应用软件。

计算机系统根据不同的应用场景，可以分为单机系统、网络系统和分布式系统等。

1.8 计算机网络计算机网络是指将多台计算机通过通信设备和通信线路连接在一起，实现信息交换和资源共享的系统。

计算机网络的组成包括硬件设备、传输媒体、通信协议三部分。