数字电路实验仿真考试

《Multisim电路仿真》期末考试试题2
J7
: Indicators / HEX _DISPLAY / JK 触发器应用电路：分频器
R8
47k
2017-2018学年第一学期《电路仿真》期末试卷（B 卷）
（上机操作考试90分钟）
适应班级： 17电春、17通1、17通2
班级：姓名学号成绩
按图样要求绘制三个仿真电路，做到：
1、元件正确(符号格式不同扣1分；编号与图样不同扣1分；设置与图样不同扣1分；调用元件与图样不同扣2分)。

2、连线正确（错误扣2分）。

3、布局合理，美观大方（布局凌乱扣1分）。

4、元件仪表设置正确（设置错误扣1分）。

5、按下仿真按钮，电路仿真工作正常。

第一题绘制下面的数码管检测仿真电路（30分）（不能仿真扣5分）
第二题：或非门仿真电路（30分）（不能仿真扣5分）
第三题：JK 触发器电路（40分）（不能仿真扣10分）
班级：姓名：学号：————————————密————————————封——————————————线————————————。

数字电路考试试题1. 设计一个4位二进制加法器电路，用逻辑门实现，并给出真值表。

2. 简述电路的递归特性，并举例说明。

3. 什么是半加器和全加器？请详细解释它们的功能和工作原理。

4. 用电路图和真值表表示一个4位二进制加法器，其中包括两个四输入的与门，一个四输入的异或门和四个输出。

5. 简述互补编码的概念，并列举几个常见的互补编码方式。

6. 将十进制数3转换为二进制，并给出转换过程和结果。

7. 设计一个3位比较器电路，将三个二进制数字输入，输出较大的数字。

8. 真值表逻辑图与卡诺图有什么不同？请比较它们的优缺点。

9. 什么是码转换器？请举例说明。

10. 介绍卡诺图的概念和使用步骤，并给出一个实际的例子进行说明。

11. 简述信号的时钟同步问题，并提供解决方案。

12. 什么是时序逻辑电路？请举例说明。

13. 描述由D触发器和JK触发器构成的存储器电路，并说明其功能和特点。

14. 简述有限状态机的概念，并给出一个实际应用的例子。

15. 介绍数字电路中常用的编码器和解码器，并给出它们的应用场景。

16. 描述引脚图和功能表在数字电路设计中的作用，并给出一个示例。

17. 什么是多路选择器？请说明它的功能和用途。

18. 真值表逻辑图与门级逻辑图有什么区别？请比较它们的优劣势。

19. 简述时序逻辑电路中的触发器和寄存器，并列举它们的特点和应用。

20. 介绍组合逻辑电路和时序逻辑电路的区别，并说明它们的应用场景。

结语：以上是数字电路考试试题的内容，涵盖了二进制加法器、递归特性、半加器与全加器、互补编码、码转换器、时序逻辑电路、存储器电路等相关概念和知识点。

通过深入学习和理解这些内容，有助于增强对数字电路设计与实现的理解和能力。

希望本次考试试题能够对您的学习有所帮助，并取得优异的成绩。

祝您成功！。

《2024年贵州铜仁技术学校数字集成电路基础综合模拟试卷》一、单项选择题（每题2分，共30分）1.数字电路中，基本的逻辑关系不包括以下哪种？（）A.与B.或C.非D.乘2.在二进制数系统中，数字101对应的十进制数是（）A.4B.5C.6D.73.以下哪种门电路是实现“与”逻辑功能的？（）A.与门B.或门C.非门D.异或门4.一个8位二进制数能表示的最大无符号整数是（）A.255B.127C.256D.5115.数字集成电路按集成度可分为小规模、中规模、大规模和超大规模集成电路，其中中规模集成电路（MSI）包含的逻辑门数量范围大致是（）A.1-10个B.10-100个C.100-1000个D.1000-10000个6.在数字电路中，触发器的主要功能是（）A.实现逻辑运算B.存储一位二进制信息C.进行信号放大D.控制电路的时钟信号7.以下哪种计数器是按照二进制编码规律进行计数的？（）A.同步二进制计数器B.异步二进制计数器C.同步十进制计数器D.异步十进制计数器8.数字电路中，用来将并行数据转换为串行数据的电路称为（）A.编码器B.译码器C.数据选择器D.数据分配器9.对于一个3输入与门，当输入分别为1、0、1时，其输出为（）A.0B.1C.不确定D.以上都不对10.在数字电路的时序分析中，时钟信号的主要作用是（）A.提供稳定的电源电压B.确定电路的工作频率和各操作的先后顺序C.直接参与逻辑运算D.用于检测电路故障11.以下关于数字集成电路功耗的说法，正确的是（）A.功耗只与电路的工作电压有关B.功耗只与电路的工作频率有关C.功耗与工作电压和工作频率都有关系D.功耗与电路的逻辑功能有关，与电压和频率无关12.能够实现将输入的四位二进制代码转换为对应的十进制数字输出的电路是（）A.4-2编码器B.2-4译码器C.二进制-十进制译码器D.十进制-二进制编码器13.在数字电路中，当两个输入信号同时发生变化时，可能会导致输出出现短暂不稳定状态的现象称为（）A.竞争冒险B.电平转换C.信号延迟D.时钟偏移14.数字电路中常用的表示逻辑电平的标准有TTL和CMOS，其中CMOS电路的主要优点是（）A.速度快B.功耗低C.抗干扰能力强D.逻辑电平范围宽15.要实现一个简单的数字时钟功能，可能会用到以下哪种数字集成电路？（）A.计数器、译码器和显示器驱动电路B.编码器、数据选择器和放大器C.触发器、与门和非门D.数据分配器、异或门和振荡器二、多项选择题（每题3分，共30分）1.数字电路的特点包括（）A.信号在时间和数值上都是离散的B.抗干扰能力相对较强C.便于集成化D.易于进行逻辑设计和分析E.对电源电压要求不严格2.以下属于基本逻辑门电路的有（）A.与门B.或门C.非门D.与非门E.异或门3.在数字电路中，常用的数制转换方法有（）A.二进制转十进制B.十进制转二进制C.二进制转十六进制D.十六进制转二进制E.十进制转十六进制4.数字集成电路中的寄存器主要用于（）A.临时存储数据B.实现数据的移位操作C.进行逻辑运算D.作为计数器的一部分E.控制电路的时钟信号5.以下关于计数器的说法正确的有（）A.计数器可以用来统计输入脉冲的个数B.同步计数器中所有触发器的时钟信号是同步的C.异步计数器中各触发器的时钟信号是异步的D.十进制计数器是按照十进制编码规律进行计数的E.计数器的计数范围是固定的，不能改变6.以下哪些电路属于组合逻辑电路？（）A.编码器B.译码器C.数据选择器D.数据分配器E.触发器7.在数字电路设计中，为了避免竞争冒险现象，可以采取的措施有（）A.增加冗余项B.引入选通脉冲C.改变电路的逻辑结构D.降低电路的工作频率E.提高电路的工作电压8.以下关于数字电路中时钟信号的描述，正确的有（）A.时钟信号是周期性的脉冲信号B.时钟信号的频率决定了电路的工作速度C.不同的数字电路可能需要不同频率的时钟信号D.时钟信号在电路中起到同步各部分操作的作用E.时钟信号的占空比必须是50%9.数字电路中常用的显示器件有（）A.发光二极管（LED）显示器B.液晶显示器（LCD）C.阴极射线管（CRT）显示器D.等离子显示器E.有机发光二极管（OLED）显示器10.以下哪些因素会影响数字集成电路的性能？（）A.制造工艺B.工作温度C.电源电压D.逻辑设计E.封装形式三、填空题（每空1分，共20分）1.数字电路中，逻辑变量只有两种取值，通常用（）和1来表示。

数电与模电试题及答案以下是数电与模电试题及答案：试题一：数字电路设计1. 设计一个4位二进制加法器，使用全加器实现。

给出电路原理图和真值表。

答案：电路原理图：```A[3] ──➤ ┌───────┐A[2] ──➤ │ │A[1] ──➤ │ Full │A[0] ──➤ │adder │B[3] ──➤ │ │B[2] ──➤ └───────┘B[1] ──➤ │B[0] ──➤ │└───────┐ │ ┌───────┐│ ──➤ │ XOR ││ ┌───────┐ ├─────┤300 ├─➤ │ XOR │ │ XOR ││ ├─────┬─┤ ├─────┤│ ──➤ AND │ 500 ├─➤ AND ││ ├─────┼─┤ ├─────┤700 ├─➤ │ OR │ │ XOR ││ ├─────┴─┤ ├─────┤│ ──➤ AND │ 100 ├─➤ OR ││ ├─────┬─┤ ├─────┤900 ├─➤ │ OR │ │ OR ││ └───────┘ └───────┘Sum[3] ─────➤ ┌───────┐Sum[2] ─────➤ │ │Sum[1] ─────➤ │ XOR │Sum[0] ─────➤ │ │└───────┘```真值表：```Inputs OutputsA[3] A[2] A[1] A[0] B[3] B[2] B[1] B[0] Sum[3] Sum[2] Sum[1] Sum[0] 0 0 0 0 0 0 0 0 0 0 0 00 0 0 1 0 0 0 1 0 0 0 10 0 1 0 0 0 1 0 0 0 1 00 0 1 1 0 0 1 1 0 0 1 10 1 0 0 0 1 0 0 0 1 0 00 1 0 1 0 1 0 1 0 1 0 10 1 1 0 0 1 1 0 0 1 1 00 1 1 1 0 1 1 1 0 1 1 11 0 0 0 1 0 0 0 1 0 0 01 0 0 1 1 0 0 1 1 0 0 11 0 1 0 1 0 1 0 1 0 1 01 0 1 1 1 0 1 1 1 0 1 11 1 0 0 1 1 0 0 1 1 0 01 1 0 1 1 1 0 1 1 1 0 11 1 1 0 1 1 1 0 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1```试题二：模拟电路设计2. 设计一个放大器电路，将输入信号电压放大10倍。

7位序列产生器一、用74161和74153设计一个电路产生“1 1 1 0 1 0 0”序列。

要求：1．简单写出设计过程，画出逻辑电路图。

（30分）2．根据设计搭试电路。

（15分）3．用连续脉冲观察验证结果，并用示波器或者逻辑分析仪观察输入输出波形（给老师检查）（25分）4．绘出输入时钟和输出波形。

（10分）二、简答题函数发生器的函数输出端口输出的方波能否作为TTL电路的时钟输入信号，为什么？（20分）7位序列产生器（答案及评分标准）一、74161和74153设计一个电路产生“1 1 1 0 1 0 0”序列。

要求：1．简单写出设计过程，画出逻辑电路图。

（30分）2．根据设计搭试电路。

（15分）3．用连续脉冲观察验证结果，并用示波器观察输入输出波形（给老师检查）（25分）4．定量绘出输入时钟和输出波形。

（10分）1．先用74ls161设计一个模值为7的计数器（10分），然后完成下图所示的后续电路（74153的应用）（20分）；其他设计方案也可。

2．电路接线符合基本规范，电源连接正确（15分）；3．信号源使用（输入信号）：频率的调整，波形的选择正确（5分）示波器使用：含调零电平，置校准位（模拟示波器），DC耦合，双踪观察（5分）结果正确（15分）；或者逻辑分析仪的使用：连接方法正确（包括接地）5分，结果正确15分。

4．波形记录符合规范：相位对齐（5分），画满一个周期4分，方波边沿画出1分。

二、函数发生器的函数输出端口输出的方波能否作为TTL电路的输入信号，为什么？答：能（6分），但有条件（3分）当调整函数发生器的V oltage Out端口输出方波，使其高低电平值满足TTL电路输入信号0V和3V（5V）要求时，即可以代替TTL信号（11分）。

电子技术应用实验2（数字电路综合实验）_电子科技大学中国大学mooc课后章节答案期末考试题库2023年1.用数字示波器双踪测量不同频率的相关信号时，应选哪个信号为触发源？参考答案:频率低的信号2.约束文件中“set_property PULLDOWN true [get_ports {col[3]}]”是？参考答案:将第3列下拉至低电平3.若工程中只使用矩阵键盘中的一个按键,则参考答案:可以不需要按键扫描4.在本次实验示例中，将行列式键盘的行值定义为参考答案:输出信号5.如果要求不仅能显示16进制数，还要包括"-"，那么显示译码器接收的数据至少应为参考答案:5位6.实现6位数码管动态显示16进制数时，可以不改写哪部分的代码？参考答案:显示译码器部分7.如果你要在一个工程中添加自定义的IP核，首先应在Project manager中点击参考答案:Settings8.IP核的意思是参考答案:知识产权核9.如果实现5位数码管动态显示，则电路中计数器的位数至少为参考答案:310.所介绍的555多谐振荡器电路中，振荡周期的改变与（）有关。

参考答案:电容C_电阻R2_电阻R111.所介绍的555多谐振荡器电路中，占空比的改变与（）无关。

参考答案:电容C12.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为160Hz，占空比约为89%。

所选择的电阻R1和R2的比值约为（）。

参考答案:7:113.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为4700Hz，可供选择的电阻R1和R2值约为10千欧姆，则电容C应选取（）。

参考答案:0.01微法14.所介绍的555多谐振荡器电路中，当VCC（引脚8端）为9V，电压控制端（引脚5）悬空，则该多谐振荡器Vc（2、6脚）处三角波的幅度大约为（）。

参考答案:3V15.用视频中介绍的方法产生占空比为50%的分频信号输出，将50MHz信号分频为2KHz，如果计数器计数值从0依次加一到999循环，那么输出频率为？参考答案:25KHz16.假如clr是清零端，通过语句always@(posedge CP or posedge clr)，可以知道clr是哪一种清零？参考答案:异步清零17.在过程块中哪种赋值语句必须按照编写顺序依次执行？参考答案:阻塞式赋值18.非阻塞式赋值的赋值运算符是？参考答案:<=19.在always块中，应该采用哪种赋值？参考答案:过程赋值20.在verilog语言中，下面哪个符号不能用作设计源文件或约束文件里的注释符号？参考答案:*21.本实验中门电路构成的单稳触发器输出信号的脉冲幅度和以下哪些因素有关？参考答案:门电路的电源电压_最后一个与非门的器件类型22.根据实验电路中给出的参数，这个单稳触发器最大定时时间可能是？参考答案:约4uS23.本实验中门电路构成的单稳触发器电路对输入信号的触发条件为？参考答案:下降沿触发24.施密特触发器和单稳态触发器都可以对脉冲实现整形，这两种电路对脉冲整形后，那种电路可以得到相同的脉宽？参考答案:单稳态触发器25.在Verilog语言中关于if-else语句说法不正确的是？参考答案:有一条if语句就有一条对应的else语句26.实验开发板的时钟为50MHZ，实验中要求设计的计数器时钟为5HZ，则分频器的分频比应为多少？采用实验介绍的分频方法，verilog语句中的分频计数范围应设为多少？参考答案:10M, 0~499999927.在本实验内容一的顶层模块连接图中，对应模块u2正确的例化语句应该是？参考答案:counter10 u2(。

序列信号发生器
一、设计一个双序列信号发生器，同时输出的两个序列分别如下：
Y1：110101 (高位先出)
Y2：010110 (高位先出)
要求：
1. 简单写出设计过程，画出原理图（30分），有合理设计过程，且原理图正
确得30分，若使能端电平接错或者不接,扣5分.
2. 根据设计搭试电路（15分）
3. 静态验证结果并用双踪示波器观察并分别输入时钟和Y1、Y2输出的波
形。

（由老师检查，只能够正确实现模6计数器给15分，完全实现25分）（25分）
4. 在答卷上绘出输入时钟和Y1、Y2输出的波形。

（波形应注意相位对齐，
并至少画满一个周期，方波的边沿一定要画出）（10分）
相位对齐6分（每个波形3分），至少画满一个周期3分，方波边沿画出1分。

二、简答：
函数发生器的V oltage Out端口输出的方波能否作为TTL电路的输入信号，为什么？（20分）
答：直接输出不能，因为V oltage Out端口输出的方波是一个交流信号，其VH 和VL等于（1/2）VPP。

若想作为TTL电路的输入信号，则其VPP至少要为6V以上，否则不能满足TTL电平的要求；或者，若是VPP大于3V，则叠加上（1/2）VPP的直流电平后就可以作为TTL电路的输入信号了。

- 1 -一、填空题1. PN 结具有单向导电性。

正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。

2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。

3. 已知三态与非门输出表达式C AB F ⋅=，则该三态门当控制信号C 为高电平时，输出为高阻态。

4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。

5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。

6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。

7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。

8. 下图所示电路中，Y 1 ＝B A Y 1=2Y 3 ＝AB Y 3=二、选择题1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。

A. Y=A+BCB. Y=ABC+ACDC. C B A C B A Y +⋅=D. BC A C B A Y +⋅=2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。

A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。

A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新B2BV CC Y1- 2 -回到初态。

A ． M-1 B. M+1 C. M6．为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用＿b ＿＿电路。

实验3.2 与非门逻辑功能测试及组成其它门电路一、实验目的：1.熟悉THD-1型(或Dais-2B型)数电实验箱的使用方法。

2. 了解基本门电路逻辑功能测试方法。

3．学会用与非门组成其它逻辑门的方法。

二、实验准备：1. 集成逻辑门有许多种，如：与门、或门、非门、与非门、或非门、与或非门、异或门、OC门、TS门等等。

但其中与非门用途最广，用与非门可以组成其它许多逻辑门。

要实现其它逻辑门的功能，只要将该门的逻辑函数表达式化成与非-与非表达式，然后用多个与非门连接起来就可以达到目的。

例如，要实现或门Y=A+B，A ，可用三个与非门连根据摩根定律，或门的逻辑函数表达式可以写成：Y=B接实现。

集成逻辑门还可以组成许多应用电路，比如利用与非门组成时钟脉冲源电路就是其中一例，它电路简单、频率范围宽、频率稳定。

2. 集成电路与非门简介：74LS00是“TTL系列”中的与非门，CD4011是“CMOS系列”中的与非门。

它们都是四-2输入与非门电路，即在一块集成电路内含有四个独立的与非门。

每个与非门有2个输入端。

74LS00芯片逻辑框图、符号及引脚排列如图与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出才是低电平(即有“0”得“1”，全“1”得“0”）。

其逻辑函数表达式为：B=。

Y⋅ATTL电路对电源电压要求比较严，电源电压Vcc只允许在+5V±10%的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。

CMOS集成电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于一个集成电路中，成为组合两种沟道MOS管性能的更优良的集成电路。

CMOS电路的主要优点是：(1). 功耗低，其静态工作电流在10-9A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。

(2).高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。

第二部分、数字电路部分四、组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计的设计与测试方法。

2、熟悉EWB中逻辑转换仪的使用方法。

二、实验内容设计要求：有A、B、C三台电动机，要求A工作B也必须工作，B工作C也必须工作，否者就报警。

用组合逻辑电路实现。

三、操作1、列出真值表，并编写在逻辑转换仪中“真值表”区域内，将其复制到下ABC 输入，输出接彩色指示灯，验证电路的逻辑功能。

将连接的电路图复制到下表中。

五、触发器及其应用一、实验目的1、掌握基本JK、D等触发器的逻辑功能的测试方法。

2、熟悉EWB中逻辑分析仪的使用方法。

二、实验内容1、测试D触发器的逻辑功能。

2、触发器之间的相互转换。

3、用JK触发器组成双向时钟脉冲电路，并测试其波形。

三、操作1、D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为n D+1nQ=其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器。

图2.5.1为双D 74LS74的引脚排列及逻辑符号。

图2.5.1 74LS74的引脚排列及逻辑符号在EWB中连接电路如图2.5.2所示，记录表2.5.1的功能表。

图2.5.2输 入 输 出D SD RCP D 1+n Qn Q0 1 × × 1 0 × × 1 1 ↓ 0 11↓12、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。

但可以利用转换的方法获得具有其它功能的触发器。

在T ′触发器的CP 端每来一个CP 脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中，其状态方程为：1nn Q Q +=。

同样，若将D 触发器Q 端与D 端相连，便转成T ′触发器。

如图2.5.3所示。

DQCPQQ Q图2.5.3 D 转成T ′在EWB 中连接电路如图2.5.4所示，测试其功能。

图2.5.4 D 转成T ′触发器3、双向时钟脉冲电路的测试。