课后习题答案 第3章 门电路

第三章习题答案参考3-1.解:(a)由于74148是优先编码器当6I =0时，由表3-5可知道，当6I =0且7I=1时，编码器会对优先级别高的编码，所以输出就是6I 对应的输出。

此时，,21000,1,0,1;EXS YY Y Y Y =====（b ）和,210()00,1,1,1;EX S a Y Y Y Y Y =====一样，可判断3-2.. 如图所示是用74148和门电路组成的8421BCD 编码器，输入仍为低电平有效，输出为8421DCD 码。

工作原理为：当I 9、I 8无输入（即I 9、I 8均为高平）时，与非门G 4的输出Y 3=0，同时使74148的EI =0，允许74148工作，74148对输入I 0～I 7进行编码。

如I 5=0，则A 2A 1A 0=010，经门G 1、G 2、G 3处理后，Y 2Y 1Y 0=101，所以总输出Y 3Y 2Y 1Y 0=0101。

这正好是5的842lBCD 码。

当I 9或I 8有输入（低电平）时，与非门G 4的输出Y 3=1，同时使74148的EI =1，禁止74148工作，使A 2A 1A 0=111。

如果此时I 9=0，总输出Y 3Y 2Y 1Y 0=1001。

如果I 8=0，总输出Y 3Y 2Y 1Y 0=1000。

正好是9和8的842lBCD 码。

I I 457I 162I I I 03I I I 98I74148组成8421BCD 编码器3-3由于74147时优先编码器，优先级别为从9到1依次降低，而且是低电平有效，对照引脚图与真值表所以有（1）引脚为1.3.5时，看引脚5，即是8I,输出为：0111（2）引脚为2.4.10时，看引脚10，即是9I,输出为：0110（3）引脚为3.5.11时，看引脚5，即是8I,输出为：0111（4）引脚为4.10.12时，看引脚10，即是9I,输出为：0110(5) 引脚为5.10.13时，看引脚10，即是9I,输出为：0110(6) 引脚为10.11.13时，看引脚10，即是9I,输出为：01103-4(1)解：F1(A,B,C)=AB+C=1m+m3+m5+m6+m7=71m mmmm365实现的电路图如下：（2）解：F2（A,B,C）=m1+m2+m4+m5+m6=m6m1m5m2m4实现的电路图如下：(3)解：F 3（A,B,C ）=∑）（5,3,1m =531m m m 实现的电路图如下：（4）解：F 4（A,B,C ）=∑），（6,2,10m =6210m m m m 实现的电路图如下：（5）解：F 5（A,B,C ）=∑），（6,5,30m =6530m m m m 实现的电路图如下：（6）解：F 6（A,B,C ）=∑），（7,5,21m =7521m m m m 实现的电路图如下：（7）解：F7（A,B,C）=∑）m=72（7,6,3，mm2m3m6实现的电路图如下：（8）解：F8（A,B,C）=∑）m=7（7,4,1mm41m实现的电路图如下：3-5(1)解：F1(A,B,C,D)= ∑）9107811132m14,35,612，，，（14，，，，，，，=14mmmmmmmmmmmmm61091112131m823475实现的电路图如下：(2)解：F2(A,B,C,D)= ）11102145m，（15，，，，=15mmmmm10142m115实现的电路图如下：=12mmmmmmm7896452m实现的电路图如下：(4)解：F4(A,B,C,D)= ∑）1011,61m4（14，，，，，，12=14mmmmmmm611120m1041实现的电路图如下：=15mmmmmmm911813472m实现的电路图如下：(6)解：F6(A,B,C,D)= ∑）4,27m9，，，，（11 =11mmmmm290m74实现的电路图如下：3-6 解：利用真值表，可以将Y 换成Y ,易得如下的表达式：A A A A Y123=A A A A Y 01231=A A A Y122=A A A Y 0123=A A A Y 0124= A A A Y125=A A A Y126=A A A Y 0127=A A Y38=A A Y 039=3-7解：根据题3-6的结果，F 1(A,B,C,D)= YY Y 52=A A A A A A A A A A 0120120123=A 3同理可得:F 2(A,B,C,D)= Y Y Y 641=A 3 F3(A,B,C,D)= Y Y Y 973=A A 03波形图如下:3-8解：波形如图所示：3-9解:图中的C in接地,为0,得全加器的函数式: S=B ABA+C o u t=AB+(A+B) C in得：1ACD BCDF=+2()() AB AB CD DF=++ 3-10设计如图所示：3-12解：(1)在八选一选择器74151中令A2=A ，A1=B ，A0=C 将F 1 (A,B)加多一个C ，换成F 1 (A,B,C)得F 1(A,B)= F1(A,B,C)=∑），，（543,2m 得D2=D3=D4=D5= 1 D0=D1= D6=D7=0（2）在八选一选择器74151中令A2=A ，A1=B ，A0=CF2(A,B,C)=∑），，（421,0m 得D0=D1=D2=D4=1 D3=D5=D6=D7=0（3）在八选一选择器74151中令A2=A ，A1=B ，A0=CF3(A,B,C)=∑），，（7,6,5,421m 得D1=D2=D4= D5=D6=D7=1 D0=D3= 0（4）在八选一选择器74151中令A2=A ，A1=B ，A0=CF4(A,B,C)=∑），，（6,5,4,321,0m 得D0=D1=D2=D3=D4=D5=D6=1 D7=0（5）在八选一选择器74151中令A2=A ，A1=B ，A0=C F4(A,B,C,D)=∑），，（13,12,1198,3m得D4= D6=1 D1= D5=D D0= D2= D3=D7=0（6）在八选一选择器74151中令A2=A ，A1=B ，A0=CF6(A,B,C)=∑），（6,5,30m 得D0= D3= D5=D6=1 D1=D2= D4=D7=0（7）在八选一选择器74151中令A2=A ，A1=B ，A0=CF7(A,B,C)=∑），（7,6,31m 得D1= D3= D6= D7=1 D0 =D2= D4= D5= 0（8）在八选一选择器74151中令A2=A ，A1=B ，A0=CF8(A,B,C,D)=∑），，（13,1110,54,3m得D2= D5=1 D1= D6 =DD0= D3= D4=D7=03-13解：设计如图所示：14解：输出的逻辑图如下：得逻辑表达式：Y=DBAA++CDBBA15解：如图所示：。

1.CMOS电路的两个主要优点是和。

（低功耗，抗干扰能力强）2.代表门电路抗干扰能力的参数是。

（噪声容限）3.三态门输出的三种状态分别为：、和。

（0）（1）（高阻）4.在CMOS门电路的输入端与电源之间接一个1K W电阻，相当于在该输入端输入电平。

（高）5.能够实现“线与”的TTL门电路叫，能够实现“线与”的CMOS门电路叫。

（OC门）（OD门）6.在CMOS门电路的输入端与电源之间接一个1K W电阻，相当于在该输入端输入电平。

（高）三极管通常工作在和状态。

（饱7.在逻辑电路中，在逻辑电路中，三极管通常工作在和）（截止）8.使用TTL与非门时下列做法中错误的是（）。

（C）A、不用的输入端空着或剪去；B、将各输入端并联作非门用；C、将几个门的输出端并联作线与9.下列几种TTL电路中，输出端可实现线与功能的电路是（）。

（D）A、或非门B、与非门C、异或门D、OC门10.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

（D）A、通过大电阻接地（>1.5KΩ）；B、悬空；C、通过小电阻接地（<1KΩ）；D、通过电阻接VCC 11.使用TTL与非门时下列做法中错误的是（与非门时下列做法中错误的是（ ）。

（C）A、不用的输入端空着或剪去；B、将各输入端并联作非门用；C、将几个门的输出端并联作线与12.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

（D）A、通过大电阻接地（>1.5KΩ）；B、悬空；C、通过小电阻接地（<1KΩ）；D、通过电阻接V DD13.使用TTL与非门时下列做法中错误的是（与非门时下列做法中错误的是（ ）。

（C）A、不用的输入端空着或剪去；B、将各输入端并联作非门用；C、将几个门的输出端并联作线与。

第3章-门电路-课后答案- 2 -第三章 门 电 路【题3.1】 在图3.2.5所示的正逻辑与门和图3.2.6所示的正逻辑或门电路中,若改用负逻辑,试列出它们的逻辑真值表,并说明Y 和A,B 之间是什么逻辑关系。

图3.2.5的负逻辑真值表图3.2.6的负逻辑真值表【题3.5】已知CMOS 门电路的电源电压5DDVV=，静态电源电流2DDIAμ=，输入信号为200ZKH 的方波（上升时间和下降时间可忽略不计），负载电容200LC pF=，功耗电容20pdCpF=，试计算它的静态功耗、- 3 -动态功耗、总功耗和电源平均电流。

【解】 静态功耗 621050.01S DD DD P I V mW mW-==⨯⨯=动态功耗()()2125220020102105 1.10D L pd DD P C C fV mW mW -=+=+⨯⨯⨯⨯=总功耗0.01 1.10 1.11TOT S D P P P mW=+=+= 电源平均电流1.110.225TOT DD DDP I mA mA V ===【题3.5】已知CMOS 门电路工作在5V 电源电压下的静态电源电流5A μ，在负载电容100LC pF 为，输入信号频率为500ZKH 的方波时的总功耗为1.56mW 试计算该门电路的功耗电容的数值。

【解】首先计算动态功耗()31.565510 1.54D TOT STOT DD DDP P P P I V mW mW-=-=-=-⨯⨯≈ 根据()2DLpd DDP CC fV =+得3122521.541010010135105Dpd L DDP C C F pF fV --⎛⎫⨯=-=-⨯≈ ⎪⨯⨯⎝⎭【题3.7】试分析图P3.7 中各电路的逻辑功能，写出输出逻辑函数式。

AB CDDYV DDY（b）A- 4 -- 5 -A BDC INHV DDY图P3.7【解】 （a ）Y A B C =++ （b ）Y A B C =•• （c ）Y AB CD INH =+•【题3.11】 在图P3.11的三极管开关电路中,若输入信号Iv 的高、低电平分别为50IH IL V V V V==、,试计算在图中标注的参数下能否保证IIHvV =时三极管饱和导通、IILvV =时三极管可靠地截止？三极管的饱和导- 6 -通压降()0.1CE sat VV=,饱和导通内阻()20CE sat R=Ω。

第3章习题及解答3.1分析图P3.1所示电路的逻辑功能，写出输出逻辑表达式，列出真值表，说明电路完成何种逻辑功能。

F图P3.1题3.1 解：根据题意可写出输出逻辑表达式，并列写真值表为：B A AB F +=该电路完成同或功能3.2 分析图P3.3所示电路的逻辑功能，写出输出1F 和2F 的逻辑表达式，列出真值表，说明电路完成什么逻辑功能。

A B CF F 12图P3.3题3.3 解：根据题意可写出输出逻辑表达式为：AC BC AB F C B A F ++=⊕⊕=21列写真值表为：该电路构成了一个全加器。

3.5 写出图P3.5所示电路的逻辑函数表达式，其中以S 3、S 2、S 1、S 0作为控制信号，A ，B作为数据输入，列表说明输出Y 在S 3～S 0作用下与A 、B 的关系。

图P3.5题3.5 解：由逻辑图可写出Y 的逻辑表达式为： A B S B S B A S AB S Y ++⊕+=0123图中的S 3、S 2、S 1、S 0作为控制信号，用以选通待传送数据A 、B ，两类信号作用不同，分析中应区别开来，否则得不出正确结果。

由于S 3、S 2、S 1、S 0共有16种取值组合，因此输出Y 和A 、B 之间应有16种函数关系。

列表如下：3.7 设计一个含三台设备工作的故障显示器。

要求如下：三台设备都正常工作时，绿灯亮；仅一台设备发生故障时，黄灯亮；两台或两台以上设备同时发生故障时，红灯亮。

题3.7 解：设三台设备为A 、B 、C ，正常工作时为1，出现故障时为0； F 1为绿灯、F 2为黄灯、F 3为红灯，灯亮为1，灯灭为0。

根据题意可列写真值表为：求得F 1、F 2、F 3的逻辑表达式分别为： C A C B B A F C AB C B A BC A F ABC F ++=++==321;;根据逻辑表达式可画出电路图（图略）。

3.9 设计一个组合逻辑电路，该电路有三个输入信号ABC ，三个输出信号XYZ,输入和输出信号均代表一个三位的二进制数。

思考题：题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。

答：反馈回路、输出、输入。

题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。

组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。

答：逻辑功能、逻辑电路。

题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。

（A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→01 答：B题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。

答：电容，选通脉冲，冗余项。

题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。

（ ） 答：×题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。

答：1型、0型。

题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。

答：代数法、卡诺图。

题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。

答：同时、依次。

题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。

答：进程、调用元件语句。

题3.3.3 结构体中的每条VHDL 语句的执行顺序与排列顺序 。

答：无关题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。

（A ）超前，逐位 （B ）逐位，超前 （C ）逐位，逐位 （D ）超前，超前 答：B题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。

答：使能端题 3.4.3 优先编码器输入为70I I -（0I 优先级别最高），输出为2F 、1F 、0F （2F 为高位）。

当使能输入00,651====I I I S 时，输出012F F F 应为 。

答：110题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较，需要 片。

第三章门电路解：两种情况下的电压波形图如图A3.4所示。

【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的逻辑函数式。

（a ）图P3.7（a ）电路可划分为四个反相器电路和一个三输入端的与非门电路，如图所示。

从输入到输出逐级写出输出的逻辑函数式，'111'1'1'1)(,,,C B A D C C B B A A ''''111')(C B A C B A C B A D Y（b ）图P3.7（b ）电路可划分为五个反相器电路和一个或非门电路，如图所示。

从输入到输出逐级写出输出的逻辑函数式：'111''''()()YA B C A B C ABC（c ）图P3.7（c ）电路可划分为三个与非门电路、两个反相器电路和一个或非门电路，如图所示。

从输入到输出逐级写出输出的逻辑函数式：''')(,)(,)'(,)(G INHH EF G CD F AB E '''''()()'()'()()Y I H AB CD INH AB CD INH（d）图P3.7（d）电路可划分为两个反相器电路和两个传输门电路，如图所示。

从输入到输出逐级写出输出的逻辑函数式：'YBAAB'【题3.8】试画出图3-8（a）（b）两个电路的输出电压波形，输入电压波形如图（c）所示。

输出电压波形如右图所示：【题3.9】 在图3-21所示电路中，G 1和G 2是两个OD 输出结构的与非门74HC03，74HC03输出端MOS 管截止电流为 导通时允许的最大负载电流为这时对应的输出电压V OL （max ）=0.33V 。

负载门G 3-G 5是3输入端或非门74HC27，每个输入端的高电平输入电流最大值为 ，低电平输入电流最大值为 ，试求在 、、、、并且满足 ，的情况下， 的取值的允许范围。

数字电子技术基础第三章习题答案3-1 如图3-63a~d所示4个TTL门电路，A、B端输入的波形如图e所示，试分别画出F1、F2、F3和F4的波形图。

略3-2 电路如图3-64a所示，输入A、B的电压波形如图3-64b所示，试画出各个门电路输出端的电压波形。

略3-3 在图3-7所示的正逻辑与门和图3-8所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F和A、B之间是什么逻辑关系。

答：（1）图3-7负逻辑真值表F与A、B之间相当于正逻辑的“或”操作。

（2）图3-8负逻辑真值表F与A、B之间相当于正逻辑的“与”操作。

3-4 试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，各输入端应如何连接？答：三种门经过处理以后均可以实现反相器功能。

(1)与非门: 将多余输入端接至高电平或与另一端并联；(2)或非门：将多余输入端接至低电平或与另一端并联；(3) 异或门：将另一个输入端接高电平。

3-5 为了实现图3-65所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。

答：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b)多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。

3-6 如要实现图3-66所示各TTL 门电路输出端所示的逻辑关系，请分析电路输入端的连接是否正确？若不正确，请予以改正。

答：a ）不正确。

输入电阻过小，相当于接低电平，因此将Ω50提高到至少2K Ω。

b) 不正确。

第三脚V CC 应该接低电平。

c ）不正确。

万用表一般内阻大于2K Ω，从而使输出结果0。

因此多余输入端应接低电平，万用表只能测量A 或B 的输入电压。

3-7 （修改原题，图中横向电阻改为6k Ω，纵向电阻改为3.5 k Ω,β=30改为β=80） 为了提高TTL 与非门的带负载能力，可在其输出端接一个NPN 晶体管，组成如图3-67所示的开关电路。

数字设计原理与实践 (第四版 )_课后习题答案数字设计原理与实践 (第四版) 是一本广泛使用于电子工程、计算机科学等领域的教材，它介绍了数字电路的基础知识和设计方法。

课后习题是巩固学习内容、提高理解能力的重要部分。

下面是一些课后习题的答案，供参考。

第一章绪论1. 什么是数字电路？数字电路是一种使用二进制数表示信息并通过逻辑门实现逻辑功能的电路。

2. 简述数字系统的设计过程。

数字系统的设计过程包括需求分析、系统规格说明、逻辑设计、电路设计、测试和验证等步骤。

3. 简述数字电路的分类。

数字电路可以分为组合逻辑电路和时序逻辑电路两类。

组合逻辑电路的输出只取决于当前输入，时序逻辑电路的输出还受到过去输入的影响。

4. 什么是门电路？门电路是由逻辑门组成的电路，逻辑门是实现逻辑运算的基本模块。

第二章组合逻辑电路设计基础1. 简述一下布尔代数的基本概念。

布尔代数是一种用于描述逻辑运算的数学系统。

它包括逻辑变量、逻辑表达式、逻辑运算等概念。

2. 简述编码器和译码器的功能和应用。

编码器用于将多个输入信号转换为较少的输出信号，译码器则将少量输入信号转换为多个输出信号。

它们常用于数据压缩、信号传输和地址译码等应用中。

3. 简述多路选择器的功能和应用。

多路选择器根据选择信号选择其中一个输入信号并输出，它可以实现多个输入信号的复用和选择。

它常用于数据选择、信号传输和地址译码等应用中。

第三章组合逻辑电路设计1. 简述组合逻辑电路的设计方法。

组合逻辑电路的设计方法包括确定逻辑功能、编写逻辑表达式、绘制逻辑图和验证电路正确性等步骤。

2. 请设计一个3位二进制加法器。

一个3位二进制加法器可以通过将两个2位二进制加法器和一个与门连接而成。

3. 简述半加器和全加器的功能和应用。

半加器用于实现两个二进制位的相加，它的输出包括和位和进位位。

全加器则用于实现三个二进制位的相加，它的输出包括和位和进位位。

它们常用于二进制加法器的设计。

第四章时序逻辑电路设计基础1. 简述触发器的功能和应用。

第3章[题3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

[解]BCAC AB Y BCAC AB C B A ABC Y ++=+++++=21)(B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。

[题3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。

3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。

COMP =0、Z=0的真值表从略。

[题3.3] 用与非门设计四变量的多数表决电路。

当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。

ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++=B C D A C D A B D A B C ⋅⋅⋅=[题3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。

水箱中设置了3个水位检测元件A 、B 、C 。

水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。

现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。

试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

[解] 题3.4的真值表如表A3.4所示。

第三章逻辑门作业参考答案【题3-1】填空1．在数字电路中，稳态时三极管一般工作在开关（放大，开关）状态。

2．TTL门电路输入端悬空时，应视为高电平（高电平，低电平，不定）。

3．集电极开路门（OC门）在使用时须在输出与电源（输出与地，输出与输入，输出与电源）之间接一电阻。

4. 图3-1为某逻辑非门的电压转移特性曲线，试据此确定它的下列参数：输出高电平U OH = 3V；输出低电平U OL = 0.3V ；低电平噪声容限U NL = 1.2V ；高电平噪声容限U NH = 1.5V。

总噪声容限为1.2V。

若已知其低电平输入电流为1mA，高电平输入电流为40μA；低电平输出电流为8mA，高电平输出电流为400μA。

试问：扇出系数N o= 8。

图3-15．CMOS门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低，等）于TTL门。

【题3-2】图3-2各TTL门电路能否实现逻辑非的功能？(1)(2) (3) (4)(5)图3-2解：1、2、3可以。

【题3-3】图3-4各CMOS门电路能否实现逻辑非功能？(2) (3)图3-3解：都不可以。

UIV5VAA悬空【题3-4】图3-4电路，试写出其逻辑函数的表达式。

CMOS12F345(a)(b)(c)(e)(d)6解：(a)1FA= (b)21F= (c)3F A B=+(d)4F A B=⋅ (e)51F=(f)6F B=【题3-5】要实现图3-5中各TTL门电路输出端所示的逻辑关系，其电路的接法是否正确？如不正确，请予更正。

→→可以的→图3-5CBACAF=ABCDCDABF+=B ABF=BABABCDCDABF+=XBXAF+=XBXAF+=改为<700欧【题3-6】试说明如下各种门电路中哪些输出端可以无条件直接并联使用？（1）具有推拉输出（图腾柱）的TTL电路。

第3章逻辑门电路3.1复习笔记一、MOS逻辑门电路1．逻辑电路的一般特性（1）输入和输出的高、低电平数字电路中的高、低电压常用高、低电平来描述，并规定在正逻辑体制中，用逻辑1和0分别表示高、低电平。

当逻辑电路的输入信号在一定范围内变化时，输出电压并不会改变，因此逻辑1和0对应一定的电压范围。

（2）噪声容限噪声容限表示门电路的抗干扰能力。

在数字系统中，各逻辑电路之间的连线可能会受到各种噪声的干扰，这些噪声会叠加在工作信号上，只要其幅度不超过逻辑电平允许的最小值或最大值，则输出逻辑状态不会受影响。

通常将这个最大噪声幅度称为噪声容限。

（3）传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。

（4）功耗①静态功耗当电路的输出没有状态转换时的功耗。

静态时，CMOS电路的电流非常小，使得静态功耗非常低。

②动态功耗CMOS电路在输出发生状态转换时的功耗，它主要由两部分组成：a ．由于电路输出状态转换的瞬间，其等效电阻比较小，从而导致有较大的电流从电源VDD 经CMOS 电路流入地；b ．由于CMOS 管的负载通常是电容性的，因此当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，这个过程将增加电路的损耗。

（5）延时-功耗积理想的数字电路或系统，要求它既速度高，同时功耗低。

用符号DP 表示延时-功耗积：pd DDP t P 式中，pd t 为传输延迟时间，D P 为门电路功耗。

DP 值越小，特性越理想。

（6）扇入数和扇出数门电路的扇入数取决于它的输入端的个数。

门电路的扇出数指其在正常工作情况下，所能带同类门电路的最大数目。

考虑如下两种情况：①拉电流工作情况负载电流从驱动门流向外电路，输出为高电平的扇出数表示：②灌电流工作情况负载电流从外电路流入驱动门，驱动门所能驱动同类门的个数：2．MOS 开关及等效电路（1）MOS 管开关特性图3-1（a ）为N 沟道增强型MOS 管构成的开关电路。

3-1 分析题图3-1所示电路，写出电路输出Y 1和Y 2的逻辑函数表达式，列出真值表，说明它的逻辑功能。

解：由题图3-1从输入信号出发，写出输出Y 1和Y 2的逻辑函数表达式为1Y A B C =⊕⊕ ； 2()()Y A B C AB A B C A =⊕⋅⋅=⊕⋅+B将上式中的A 、 B 、C 取值000～111，分别求出Y 1和Y 2，可得出真值表如题解 表3-1所示。

题解 表3-1ABCA B ⊕()A B C ⊕⋅AB1Y2Y0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 1 0 0 0 1 0 1 111111综上，由题解 表3-1可以看出，该电路实现了一位全加器的功能。

其中，A 和B 分别是被加数及加数，C 为相邻低位来的进位数；Y1为本位和数，Y 2为相邻高位的进位数。

3-2 分析题图3-2所示电路，要求：写出输出逻辑函数表达式，列出真值表，画出卡诺图，并总结电路功能。

解：由题图3-2从输入信号出发，写出输出F 的逻辑函数表达式为()()F A B C D =:::将上式中的A 、 B 、C 、D 取值0000～1111，求出F ，可得真值表和卡诺图分别如题解 表3-2和题解 图3-1所示。

题解 表3-2A B C DA B : C D :F0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 0 11 0 1 0 0 0 1 1 0 1 1 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 1 1综上，由题解 表3-2可以看出，当输入A 、 B 、C 、D 中含有偶数个“1”时，输出；否则，当输入A 、 B 、C 、D 中含有奇数个“1”时，输出。

习题答案第一章数制和码制1.数字信号和模拟信号各有什么特点？答：模拟信号一一量值的大小随时间变化是连续的。

数字信号一一量值的大小随时间变化是离散的、突变的(存在一个最小数量单位△)。

2.在数字系统中为什么要采用二进制？它有何优点？答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。

3.二进制：0、1;四进制：0、1、2、3 ;八进制：0、1、2、3、4、5、6、7;十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。

4.(30.25)10=( 11110.01)2=( 1E.4)16。

(3AB6)花=(0011101010110110)2=(35266)8。

(136.27)10=( 10001000.0100) 2=( 88.4) 16。

5. B E6.ABCD7.(432.B7) 16=( 010*********. 10110111) 2=(2062. 556) 8。

8.二进制数的1和0代表一个事物的两种不同逻辑状态。

9.在二进制数的前面增加一位符号位。

符号位为0表示正数；符号位为1表示负数。

这种表示法称为原码。

10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。

11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。

12.在二进制数的前面增加一位符号位。

符号位为0表示正数；符号位为1表示负数。

正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。

负数的补码即为它的反码在最低位加1形成。

补码再补是原码。

13.A :(+1011)2的反码、补码与原码均相同：01011;B: (-1101)2的原码为11101,反码为10010,补码为10011.14.A: (111011)2的符号位为1，该数为负数，反码为100100,补码为100101. B: (001010)2的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。

第三章集成逻辑门电路一、选择题1. 三态门输出高阻状态时，（）是正确的说法。

A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有（）。

A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有（）。

A.TSL门B.OC门C. 漏极开路门D.CMOS与非门4．逻辑表达式Y=AB可以用（）实现。

A.正或门B.正非门C.正与门D.负或门5．TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“1”。

A.悬空B.通过电阻2.7kΩ接电源C.通过电阻2.7kΩ接地D.通过电阻510Ω接地6．对于TTL与非门闲置输入端的处理，可以（）。

A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。

A.＞RONB.＜ROFFC.ROFF＜RI＜ROND.＞ROFF8．三极管作为开关使用时，要提高开关速度，可( )。

A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9．CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。

A.微功耗B.高速度C.高抗干扰能力D.电源范围宽10．与CT4000系列相对应的国际通用标准型号为（）。

A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列11．电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。

F 对开关A、B、C的逻辑函数表达式（）。

F1F2 (a)(b)Ａ．C AB F =1 )(2B A C F += Ｂ．C AB F =1 )(2B A C F +=Ｃ． C B A F =2 )(2B A C F +=12．某TTL 反相器的主要参数为IIH ＝20μA ；IIL ＝1.4ｍA ；IOH ＝400μA ；水IOL ＝14ｍA ，带同样的门数（ ）。