艾米电子EPM240T100C5 CPLD开发板用户手册v1.0 6.7，2010淘宝：QQ（邮箱）：amy-studio@序：艾米电子工作室成立于2009年。
经过1年多的运作，网站和论坛初具规模，得益于广大网友的支持与帮助，这里对支持艾米电子的热心网友表示感谢！艾米电子FPGA系列开发板自面市以来，一直得到广大网友的喜爱。
EP2C8Q208-FPGA/NIOS开发板09年热销1000多套，其中有几所高校定购了几十套作为实验室使用。
2010年艾米电子将延续09年的良好业绩，更好的发展，为客户提供更完善的开发板、开发模块以及资料。
2010年计划推出和完善如下产品：EPM240T100C5入门型CPLD开发板EP2C5T144-FPGA初级FPGA开发板EP2C8Q208-FPGA/NIOS高级FPGA开发板同时完善接口板以及外围接口模块，届时将会推出各种处理器的空板PCB。
敬请各位网友关注！艾米电子EPM240-CPLD开发板用户手册网站：目录序： (2)一、简介 (1)二、核心板照片及资源描述 (3)2.1EPM240T100C5芯片资源描述 (3)2.2照片及引脚分配 (4)2.3功能描述 (6)2.4硬件电路详解 (8)1.EPM240FPGA四个bank (8)3.板载led及I2C存储器接口 (8)6.时钟及复位部分电路 (9)7.电源部分电路 (9)四、注意事项 (15)4.1电源 (15)4.2JTAG拔插方法 (15)4.3软件说明 (15)4.4管脚复用 (16)五、测试开发板 (17)5.1JTAG测试 (17)5.2ASP测试 (17)一、简介EPM240-FPGA开发板（以下简称EPM240开发板）采用Altera公司推出的CYCLONE II系列芯片EPM240Q240C8芯片作为核心处理器进行设计，CYCLONE II系列芯片可以说是目前市场上性价比最高的芯片，比第一代的EP1C6或者EP1C12等芯片设计上、内部的艾米电子EPM240-CPLD开发板用户手册QQ（邮箱）：amystudio@逻辑资源上都有很大的改进，同时价格也可以被广大客户接受；虽然Altera推出了CYCLONE III甚至于IV代的芯片，但是目前市场上价格走势偏高，尤其是针对广大初学者的定位，目前还不是适合采用。
基于CPLD的全数字式2FSK调制器的设计周鹏;孙荣庆【摘要】设计一种基于CPLD器件的2FSK调制器.在总体的设计过程中,完成2FSK调制器所需的各个模块的功能设计及其硬件电路的实现,其中包括分频模块、M序列生成模块、正弦载波频率选择模块和UFM存储模块.在Quartus II13.0软件中编写testbench测试程序,同时调用modelsim软件对2FSK调制器进行了仿真与测试,测试结果较为准确,能够完成调制所需的工作任务.【期刊名称】《顺德职业技术学院学报》【年(卷),期】2016(014)004【总页数】5页(P16-20)【关键词】CPLD;2FSK;调制器;UFM【作者】周鹏;孙荣庆【作者单位】抚顺职业技术学院,辽宁抚顺 113122;抚顺职业技术学院,辽宁抚顺113122【正文语种】中文【中图分类】TN761.2在现代通信系统中，2FSK是一种常见的调制方式，它的调制方法简单，容易实现，且抗噪声及抗衰落能力强，可以进行异步传输，所以在一些中﹑低速的数据信息传输中应用非常广泛［1］。
传统的2FSK调制器基本上采用的是专用集成芯片及数字电路的方式来实现，但这种设计的电路连接复杂，稳定性差，且体积也较大［2］。
随着复杂可编程逻辑器件性能的不断提升及EDA技术的飞速发展，利用CPLD器件来设计2FSK调制器不但可以提高系统的可靠性［3］﹑降低设计成本﹑缩减电路板体积，还能增加设计的灵活性。
同时，CPLD器件所设计的逻辑电路，其时序延时是均匀的﹑可预测的。
Altera公司的MAX II系列的CPLD内部具有一个8 Kbit的FLASH存储器UFM［4］（用户闪存），这不但减少了对外部存储资源的需求，还提高了系统的通用性。
因此，本文提出了一种使用CPLD器件来设计2FSK调制器的方法。
2FSK调制信号是采用2种不同频率的正弦载波来表示被传数字基带信号“0”和“1”的变化［5］，即当正弦载波信号频率为F1时，对应传递数字信号“1”；当正弦载波信号频率为F2时，对应传递数字信号“0”。
第一章 BJ-EPM240学习板介绍1.1 EPM240T100C5芯片介绍：选用Altera公司目前市场性价比较高的MAXII系列的CPLD。
Altera推出的MAX II器件系列是一款革命性的CPLD产品。
它基于突破性的CPLD架构，提供业界所有CPLD系列中单个I/O管脚最低成本和最小功耗。
这些器件采用新的查表(LUT)体系，采用TSMC的0.18µm嵌入Flash工艺，使其裸片尺寸仅为同样工艺器件的1/4。
MAX II系列和上一代MAX产品相比，成本降低了一半，功耗只有其1/10，同时保持MAX系列原有的瞬态启动、单芯片、非易失性和易用性。
新的系列器件容量翻了两番，性能是上一代MAX CPLD的两倍多，使消费类、通信、工业和计算机产品的设计者能够采用MAX II系列器件代替昂贵和不够灵活的小型ASIC和ASSP。
以下主要介绍MAX II系列器件的主要特征。
☆成本优化的架构：新型MAX II CPLD架构包括基于LUT的LAB阵列、非易失性Flash存储模块和JTAG控制电路。
☆低功耗：MAX II器件是动态功耗较低的CPLD。
☆高性能：MAX II器件支持高达300MHz的内部时钟，可为用户提供更高的系统级性能。
通过改善布线结构管脚间的延时与其他同容量的CPLD相比大大降低，目前降低到3.6ns。
MAX II系列管脚与管脚之间的最大延时见表6.1，其中tPD1为最大距离管脚之间的延迟时间（即对角上的管脚之间），tPD2为最小距离管脚的延迟时间（即相邻的管脚之间）。
1表1.1 MAX II系列管脚与管脚之间的最大延时参数EPM240 EPM570 EPM1270 EPM2210 单位tPD1 4.5 5.4 6.0 6.6 nstPD2 3.6 3.6 3.6 3.6 ns☆用户Flash存储器：MAX II CPLD内的用户Flash存储器是一个为8K比特，用户可访问且可编程的Flash存储器块，可用于用户自己定义的数据。
