下载文档原格式
低功耗带隙基准电压源电路设计蒋本福【摘要】文章提出一种三层self-cascode管子工作在亚阈值区的低功耗带隙基准电压源电路.该电路具有电路结构简单、功耗低、温度系数小、线性度小和面积小等特点.采用CSMC 0.18μm的标准CMOS工艺,华大九天Aether软件验证平台进行仿真.仿真结果表明,在tt工艺角下电路的启动时间为6.64μs,稳定输出的基准电压Vref为567 mV;当温度在-40℃~125℃范围内时,tt工艺角下基准电压Vref的温度系数TC为18.8 ppm/℃;电源电压在1.2 V~1.8 V范围内时,tt工艺角下基准电压Vref的线性度为2620 ppm/V;在10 Hz~1 kHz带宽范围内,tt工艺角下基准电压Vref的电源抑制比(PSRR)为51 dB;版图核心面积为0.00195 mm2.【期刊名称】《微型机与应用》【年(卷),期】2017(036)003【总页数】3页(P39-41)【关键词】Aether软件;功耗;温度系数;线性度;面积【作者】蒋本福【作者单位】吉林大学珠海学院,广东珠海519000【正文语种】中文【中图分类】TN432在模拟IC和混合IC中，带隙基准电压是不可缺少的电路模块。
传统的低压、低功耗带隙基准电路是基于垂直双极晶体管，在文献[1-2]中分别提出了多种设计方法。
然而，这些方法都需要几百兆欧姆的电阻实现低功耗运行，占用较大芯片面积，浪费资源。
参考文献[3]也提出了由几个工作在亚阈值区的MOS管组成的电路，虽然保证了低功耗，但是也出现了温度补偿不够等问题。
为了实现低温漂带隙基准电压电路，高阶温度补偿技术[5]必须得到广泛应用，以减小带隙电压的温度系数。
因此本文提出在低功耗的带隙基准基础上增加高阶温度补偿电路来实现低温漂基准电压电路。
电路原理图如图1所示，主要由启动电路[4]、电流产生电路[5]和self-cascode[4-5]自偏置电路三部分组成。
一种低温漂低功耗的带隙基准源的设计作者：何荣吕坚蒋亚东来源：《现代电子技术》2009年第04期摘要：设计一种低温漂低功耗的带隙基准结构，在传统带隙基准核心电路结构上增加一对PNP管，两个双极型晶体管叠加的结构减小了运放的失调电压对输出电压的影响，降低了基准电压的温度失调系数。
电路设计与仿真基于CSMC 0.5 μm CMOS工艺，经流片，测得室温下带隙基准输出电压为1.326 65 V，在-40～+85 ℃范围内的温度系数为2.563 ppm/℃；在3.3 V电源电压下，整个电路的功耗仅为2.81 μW;在2～4 V之间的电源调整率为206.95 ppm。
关键词：带隙基准；低温漂；低功耗；CMOS中图分类号：TN432 文献标识码：B 文章编号：1004-373X(2009)04-004-04Design of Low Temperature Drift and Low Power Consumption Bandgap ReferenceHE Rong,LV Jian,JIANG Yadong(State Key Laboratory of Electronic Thin-film and Integrated Devices,University of Electronic Science and Technology of China,Chengdu,610054,China)Abstract：A type of low temperature drift and low power consumption bandgap reference circuit are presented.The temperature drift is lowered by adding two PNP transistors to conventional circuit.The effection of OPAMP′s offset to the output voltage is minimized by the folded bipolar transistors.This bandgap reference circuit delivers an output of 1.326 65 V at 300 K with temperature coeffience of 2.563 ppm/℃ between -40～+85 ℃.The power dissipation of whole circuit is about 2.81 μW with a source of 3.3 V.And the line regulation of the circuit between 2～4 V is 206.95 ppm.Keywords：bandgap reference;low temperature drift;low power consumption;CMOS0 引言便携式电子产品在市场上占有越来越大的份额，对低电压、低功耗的基准电压源的需求量大大增加，也导致带隙基准的设计要求有了较大的提高。
一种基于0．18um工艺低压高精度带隙基准电压源设计邓森洋; 张力; 陈祝【期刊名称】《《成都信息工程学院学报》》【年(卷),期】2013(000)002【总页数】5页(P144-148)【关键词】微电子学与固体电子学; 带隙基准电压源; 高精度; 数学建模【作者】邓森洋; 张力; 陈祝【作者单位】成都信息工程学院通信工程学院四川成都610225【正文语种】中文【中图分类】TN4020 引言传统的带隙基准电路存在很多问题,在温度系数(TC)、功耗、电源抑制比(PSRR)等方面无法达到现今集成电路设计的要求。
近几年针对这些问题,很多国内外学者从温度系数、PSRR、功耗、精度等方面进行改进,取得了十分不错的进展[1]。
带隙基准源电路的进一步改进和完善,将朝着能够同时满足低功耗、低温度系数、高PSRR、低噪声,以及低电源电压等要求发展[2]。
目前通过一些高阶温度补偿技术,带隙基准电压源的温度系数可以小于1ppm/℃[3-5]。
通过加入参考电压源[3]、预校准电路[4]、误差放大器[5]、共源共栅电流镜[6]等电路,可以使电源抑制比达到90dB以上,不过电路都较复杂。
有人设计了一种无电阻、工作在亚阈值区的低功耗、小面积的CMOS电压基准源,功耗仅为217nW,但温度系数较大[7]。
文中主要分析一阶温度补偿电路,考虑实际电路中电阻的温度系数不为零这一因素,在不影响其他参数性能的条件下进一步降低带隙基准电压温度系数。
从而实现结构简单的低压高精度带隙基准电压源。
图1 带隙基准整体电路1 电路设计设计的带隙基准电路如图1所示。
将其划分为7个模块。
模块1:带隙基准源的核心电路;模块2:带隙基准源的电压输出模块;通过调节输出端电阻R3的大小,可以改变基准输出电压 VREF的大小;模块3:带隙基准源的自启动电路;模块4:带隙基准源的电流输出模块,利用电流镜的原理,通过调节 M19和 M20管的宽长比,可以改变基准输出电流 IREF0和 IREF1的大小;模块5和模块6:电阻阵列;模块7:电容耦合负反馈PSRR增强电路。
低功耗CMOS带隙基准源赵玉迎;厚娇;常金;姜久兴;赵波【摘要】本文采用了CSMC 0.18um的标准CMOS工艺，设计了一种工作在亚阈值区的低功耗CMOS带隙基准源，本设计电路是由纯MOS管组成，不包含双极型晶体管，采用工作在线性区的MOS管代替电阻，减少了芯片的面积，工作在亚阈区的MOS管也使得系统的功耗有所降低。
室温下，整个电路系统的电流（包含启动电路）为433.08nA，功耗为649.6nW，版图面积为0.0048mm2，工艺流程与标准CMOS工艺有很好的兼容性。
%This article uses CSMC 0.18µm standard CMOS process technology, a low power CMOS voltage reference was developed using 0.18µm CMOS process technology, The device consists of MOSFET circuit operated in the subthreshold region and used no resistors, the design of the circuit is composed of pure MOS transistors, does not include the transistors, using a strong-inversion of the MOS transistor instead of resistance, greatly reducing the chip area,working in sub-threshold region MOS transistors also makes the system power consumption is greatly reduced. At room temperature, the current overall circuit (including start-up circuit) is about 433.08nA, the power is 649.6nW, the layout area is 0.0048mm2, process have good compatibility with standard CMOS process.【期刊名称】《电子世界》【年(卷),期】2015(000)023【总页数】4页(P27-30)【关键词】带隙基准;低功耗;亚阈值区【作者】赵玉迎;厚娇;常金;姜久兴;赵波【作者单位】哈尔滨理工大学;哈尔滨理工大学;哈尔滨理工大学;哈尔滨理工大学;哈尔滨理工大学【正文语种】中文便携式电子产品已经成为当今消费者的重要需求，SoC技术的广泛应用已经成为当今发展的重要趋势，低功耗是SoC系统的发展目标[1]。
一种低电源电压带隙基准的设计
王冬辉;戴庆元;葛启健
【期刊名称】《电子器件》
【年(卷),期】2005(28)4
【摘要】设计了一种可以工作在1 V电源电压下的CMOS带隙基准.普通的带隙基准是通过VBE(双极型晶体管的基极-发射极电压)和kVT(VT=k·T/q)的和来实现输出基准电平,由于器件本身的特性而决定了其输出电平一般在1.25 V左右.本文的带隙基准通过两个分别正比于VBE和kVT和的电流的叠加来实现低电平输出.使用SMIC 0.35 um 模型仿真,得该电路的输出电平为506 mV.
【总页数】3页(P806-808)
【作者】王冬辉;戴庆元;葛启健
【作者单位】上海交通大学,微纳科学技术研究院,上海,200030;上海交通大学,微纳科学技术研究院,上海,200030;上海交通大学,微纳科学技术研究院,上海,200030【正文语种】中文
【中图分类】TN432
【相关文献】
1.闭环曲率补偿的低电源电压带隙基准源的设计 [J], 范涛;杜波;袁国顺
2.低电源电压带隙基准电路设计 [J], 魏榕山;钟美庆
3.一种高精度低电源电压带隙基准源的设计 [J], 刘宗福;马冬冬;赵丹辉
4.一种0.8V低电源电压带隙基准电路的设计 [J], 韩若楠;周杨;洪志良
5.一种宽电源电压带隙基准源的设计(英文) [J], 孙越明;赵梦恋;吴晓波
因版权原因，仅展示原文概要，查看原文内容请购买。
低功耗基准电压源的设计与实现杨金亮;李天生【摘要】为实现低压低功耗的要求,利用E/D NMOS阈值电压皆为负温度系数的特点,设计一种参考电压为增强型、耗尽型NMOS阈值差的低功耗基准电压源.通过电路参数的设计,使参考电压的温度系数趋近于0,采用2个串联的电阻作为输出级,使参考电压方便可调,并在电路中加入负反馈环路,使参考电压更加稳定.仿真实验表明,低功耗基准电压源具有高响应速度和高稳定性等优点.【期刊名称】《温州职业技术学院学报》【年(卷),期】2017(017)002【总页数】5页(P38-41,55)【关键词】低功耗;基准电压源;阈值电压差【作者】杨金亮;李天生【作者单位】赣州师范高等专科学校计算机系,江西赣州 341000;电子科技大学微电子与固体电子学院,成都 610054【正文语种】中文【中图分类】TN432随着集成电路尺寸的不断减小和半导体制造工艺的迅速发展，高精度和高电源抑制比的基准电压源几乎成了所有模拟和混合电路系统中不可缺少的基本模块。
然而，传统的带隙基准电压源的面积和功耗都比较大，其基准电压一般都大于带隙电压，很难实现低压低功耗的要求[1]。
目前，非CMOS工艺的基准电压在实际应用时取得了较高的精度和稳定性。
本文提出基于NMOS工艺的基准电压源，其参考电压基于增强型、耗尽型NMOS阈值差。
同时采用阈值电压构成基准电压，结构所需的供电电压大幅减小，易于实现低功耗设计。
基于E/D NMOS阈值差的基准电压源具有较高的精度、较低的温度系数及较低的功耗。
本文提出改进后的电路结构，不但输出参考电压具有较高的温度稳定性，电源电压抑制比较高，且输出电压可通过修改参数易于实现自由设定。
基于NMOS 工艺的低功耗基准电压源整体电路结构如图1所示。
由图1可知，其整体电路结构由5个MOS晶体管和2个电阻组成。
M1为耗尽型NMOS管，M2, M5为增强型NMOS管，M3, M4为PMOS管。
由M3, M4组成电流镜，通过调节M3, M4的宽长比，使ID3与ID4保持相等或整数关系。
第 卷 第 期 微 电 子 学 V ol. , No. 年 月 Microelectronics收稿日期： ；定稿日期：作者简介：彭何 (1991—)，男(汉族)，四川资阳人，硕士，研究方向为模拟集成电路设计。
一种低压低功耗带隙基准源设计彭何 王军（西南科技大学 信息工程学院，绵阳621000）摘 要： 基于中芯国际130纳米COMS 工艺，设计了一种新型带曲率补偿的低压低功耗带隙基准电路。
该电路根据MOS 管亚阈值区固有指数关系去补偿晶体管基极发射极电压的高阶温度特性，使得该带隙基准电路在只增加两股镜像电流下，具有低功耗、和相对较低的温漂系数。
spectre 仿真表明,温度在-20℃~80℃范围内，温漂为1.3ppm/℃。
电源抑制比为60dB ，输出基准电压为0.585V ，电源线性调整率为0.12％。
整体电路功耗为820nW 。
关键词： 带隙基准；压阈值；低功耗；低压中图分类号：TP433 文献标识码： ADesign of a low voltage and low power bandgap referencePengHe ，WangJun（School of Information Engineering ,Southwest University of Science and Technology, Mianyang 621000, P . R. China ）Abstract ： Based on 130 nanometer COMS Technology of SMIC, A low voltage and low power consumption bandgapreference circuit with curvature compensation was designed. The circuit according to inherent exponential relationship of MOS subthreshold region compensates higher-order temperature characteristics of transistor base emitter voltage, making the bandgap reference circuit with low power consumption, and relatively low temperature coefficient by increased only two strands of current mirror. Spectre simulation show that the temperature is in the range of -20 to 80 , and the temperature drift is 1.3ppm/℃. The power supply rejection ratio is 60dB, the output reference voltage is 0.585V , the power supply linear adjustment rate is 0.12%. The overall circuit power consumption is 820nW.Key words ： band gap reference ;sub-threshold; low power consumption; low voltage1 引 言随着可穿戴电子产品，便携式充电电源的增多，对芯片的功耗和性能提出了更苛刻的要求[8]。
在模数转换器，线性稳压器等集成电路设计中，低温度系数、低功耗带隙基准源越来越重要。
传统低压带隙基准电路通过一阶补偿得到的温漂系数一般大于20ppm /℃，不能满足高性能系统芯片的要求。
为了提升基准源的精度，文献[4]通过增加一条支路消去V BE 的高阶温度项，使温漂系数降低到7ppm /℃。
文献[5]提出了一种基于MOS 管压阈值特性的曲率补偿低压带隙基准电路，使基准温漂小于10ppm /℃。
本章采用厚栅、低阈值电压NMOS 管工作在亚阈值区作为补偿电路使得带隙基准电路温漂进一步改善。
本章第2节主要介绍一阶补偿低压带隙基准电路的工作原理；第3节着重阐述MOS 管处于压阈值区的电流模型，并利用泰勒展式分析高阶温度补偿电路；第4、5节基于130纳米COMS 工艺实现整体带隙基准电路与版图并给出仿真结果；第6节得出结论。
2 一阶补偿基准电路原理一阶补偿带隙基准电路将具有正温度系数的ΔV BE （两个双极晶体管的基极－发射极电压之差）加权后与具有负温度系数的V BE （三极管的基极－发射极电压）相加：BE BE ref V V V ∆+=1α （1）理论上得到与温度无关的带隙基准电压。
Tq E V m V V g T BE T BE /)4(-+-=∂∂（2）E g 为硅的带隙能量,约等于1.12eV,V T 为电压当量约为26mV ，由（2）可知基极—发射极电压的温度系数与该电压本身的大小有关,在常温下（T≈300K ）负温度系数变化量为-1.5mV/℃。
n qKT V V V BE BE BE ln 21=-=∆ （3） q 为电子电荷，K 为玻尔兹曼常数，T 为热力学温度，n 为管子个数。
)/(ln 087.0ln 0k mv n n qkT V BE ==∂∆∂ （4） 可知正温度系数为一定值，与参考温度无关。
通过电路产生正温度系数的电压和负温度系数的电压，并使这两个电压加权后相加得到与温度无关的基准电压。
随着芯片集成度越来越高，供电电压越来越低，如图2为低压基准电路原理图[1]，运算放大器使A 点和B 点两端电压近似相等，图1 低压带隙基准原理图则通过电阻R 1的电流为与绝对温度成正比的电流（PA TA ）：n v R v v R I T BE BE ln 1)(11211=-= （5）电阻R 3与R 2的取值相等，则流过电阻R 3的电流近似等于流过电阻R 2的电流[4]3123R V I I BE == （6） 由图2知m3镜像m2的电流，从而输出电压为：）（n V R R v R R v V T BE ref out ln 13334+== （7） 3 曲率补偿带隙基准电路分析传统低压带隙基准电路对负温度系数电压V BE 进行了一阶补偿，但双极晶体管的基极发射极电压不仅包含温度的一次项还包含温度的高次项式。
要得到更低的温度系数必须对基极发射极电压的高次项进行补偿[2].。
TT V T V T V T TT V T V RT R EB R BG R R BG EB ln)()]()([)()(ξη-+--= （8） T R 为参考温度，一般为300K ，V BG (T R )为在参考温度点的能带电压V(T R )外推到T=0k 时的能带电压，约为1.17V 。
V EB （T R ）为参考温度下的基极发射极电压，η为工艺相关的常数，典型值在2～4之间，V T =KT/q ，补偿方案是利用两个工作在亚阈值区NMOS 管的V GS 电压差产生一个近似等于V EB 中关于温度的非线性电压，并把该电压与V EB 相加，消去基极发射极电压的非线性项得到一个近似与温度成一次关系的电压。
相似的补偿方法在文献[3][4]中已有提到。
2所示图2 带曲率补偿的低压带隙基准在与绝对温度成正比的电流产生电路中，N8，N9，必须工作在亚阈值区。
在高阶补偿电路中N0也工作在亚阈值区，且选用厚栅，低阈值电压的晶体管。
供电电源为1.2V ，出于对运算放大器的输出摆幅和增益的考虑采用二级运算放大器。
运放的反向输入端和正向输入端分别与A 点，B 点相连，使得两点的的电压相等。
运算放大器的输出与N8，N9,N0的栅极相连。
电阻R 2将补偿后的电压转换为补偿电流，通过P8得到I 2的镜像电流。
同理，用P6得到I 1的镜像电流。
P4-P8的宽长比相等，为减小沟道长度调制效应对电流的影响，器件长度尽量大于2um 。
最终通过电阻R 3把与绝对温度成正比的电流和补偿电流相加转换得到与温度无关的基准电压。
由上面电路图和公式（3）可知与绝对温度成正比的电流I 1为：T qR N k I 11ln =(9)I 0为与温度无关的电流则，补偿电流I 2=I 0-I 1，在参考温度点处，与绝对温度成正比的电流与补偿电流相等。
因为I 0与温度无关可以得出:RR T q R N k T I I 110ln 2)(2== (10)MOS 管亚阈值电流公式[3]：)exp(2TTH GS Tox D mV V V L WV uc I -= (11) 其中V GS 小于阈值电压，m 为亚阈值区的斜率参数，由电路图（2）中高阶补偿电路部分分析得出:22081R I V V V G S G S EB +=+ (12)由（11）（12）得出:]ln[121122I I mV V R I T EB += (13) 把（8）带入（13）中得到：]}lnln )1[()]()([)({11222I I m V T T V T V T V T TT V R I T R T R EB R BG R R BG --+--=η (14)由I 2与温度的表达式可知高次项]ln ln )1[(1222I Im T T R V I R T OH --=η (15)由泰勒展式：...432)1ln(432z z z z z -+-=+(16) 所以当x 趋近于1时，1ln -≈x x假设T 的变化范围在参考温度左右即：112≈≈I I TT R (17)对于（15）变形可得： ]1)1[(11022m I II m T T R V I R T OH +----=ηη (18)因为基准电流等于补偿电流和与绝对温度成正比的电流之和。
把（9），（10）带入式（18）可得：)]21()21[(22m T T m R V I R T OH -----≈ηη (19)m 为晶体管亚阈值区斜率参数，变化范围一般为1.1-1.5。
由上表达式可以得出，在近似满足T≈T R的条件下，补偿电流I 2中与温度的高次项被补偿后，其值几乎为零。
所以由公式（14）得到:)]}()([)({122R EB R BG RR BG T V T V T TT V R I --≈(20)由公式（9），（20）可得:}ln )]()([)({1223T qnk R R T V T V T TT V R R V R EB R BG R R BG ref +--≈（21）要使得基准电压与温度无关，则需要上式中温度的一次项为0。
