半导体制造工艺期末考试重点复习资料

半导体工艺期末复习针对性总结第一部分：论述题1、集成电路的工艺集成：晶体生长（外延）、薄膜氧化、气相沉积、光刻、扩散、离子注入、刻蚀以及金属化等。

☆2、工艺目的：①形成薄膜：化学反应，PVD，CVD，旋涂，电镀；②光刻：实现图形的过渡转移；③刻蚀：最后的图形转移；④改变薄膜：注入，扩散，退火；3、单晶硅制备的方法：直拉法、磁控直拉技术、悬浮区熔法（FZ）。

☆4、直拉法的关键步骤以及优缺点（1）关键步骤：熔硅、引晶、收颈、放肩、等径生长、收晶。

熔硅：将坩埚内多晶料全部熔化；引晶：先预热籽晶达到结晶温度后引出结晶；收颈：排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸；放肩：略降低温度（15-42℃），让晶体逐渐长到所需的直接为止；等径生长：提高拉速收肩，收肩后保持晶体直径不变，就是等径生长；收晶：拉速不变、升高熔体温度或熔体温度不变、加速拉速，使晶体脱离熔体液面。

（2）优点：①所生长单晶的直径较大，成本相对较低；②通过热场调整及晶体转速、坩埚转速等工艺参数的优化，可较好控制电阻率径向均匀性。

（3）缺点：石英坩埚内壁被熔硅侵蚀及石墨保温加热元件的影响，易引入氧、碳等杂质，不易生长高电阻率的单晶。

5、磁控直拉技术的优点：①减少温度波动；②减轻熔硅与坩埚作用；③降低了缺陷密度，氧的含量；④使扩散层厚度增大；⑤提高了电阻分布的均匀性。

6、悬浮区熔法制备单晶体：特点：①不需要坩埚，污染少；②制备的单晶硅杂质浓度比直拉法更低；③主要用于需要高电阻率材料的器件。

缺点：单晶直径不及CZ法☆7、晶体生长产生的缺陷种类及影响种类：点缺陷、线缺陷、面缺陷、体缺陷；影响：点缺陷…… 影响杂质的扩散运动；线缺陷…… 金属杂质容易在线缺陷处析出，劣化器件性能；面缺陷…… 不能用于制作集成电路；体缺陷…… 不能用于制作集成电路。

8、外延生长①常用的外延技术：化学气相淀积（CVD）、分子束外延（MBE）。

②化学气相淀积：通过气体化合物间的化学作用而形成外延的工艺；分类：常压（APCVD）、低压（LPCVD）；③分子束外延：在超高真空下（约10−8Pa），一个或多个热原子或热分子束在晶体表面反应的外延技术；优点：（1）MBE能够非常精准地控制化学组成和掺杂浓度粉分布；（2）能够制作厚度只有原子层量级的单晶多层结构。

1、投影式曝光技术（Projection exposure technology）答：投影式曝光是利用投影的方式，将掩模板上图案投影至相距好几厘米的晶片上。

2、化学机械抛光（CMP）答：化学机械抛光工艺是在晶片与抛光垫之间加入抛光液，并持续移动要平坦的晶片面摩擦抛光垫。

3、平衡分凝系数（Equilibrium segregated coefHcient）答：由于晶体是从融体中拉出来的，混合在晶体中（固态）的掺杂浓度通常和在界面处的融体（液体）中的是不同的。

此两种状态下的掺杂浓度的比例定义为平衡分凝系数。

4、磷硅玻璃回流（Phosphorus silicon glass）答：由于低温淀积的磷硅玻璃（掺杂二氧化硅）受热后变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层。

此工艺称为磷硅玻璃回流。

5、台阶覆盖（The steps cover）答：台阶覆盖指的是淀积薄膜的表面几何形貌（拓补图）与半导体表面的各种台阶形状的关系。

6、分子束外延生长（MBE）答：分子束外延是在超高真空下一个或多个热原子或热分子束和晶体表面反应的外延工艺。

7、MESFET技术（名解）答：金属半导体场效应晶体管8、晶体中的点缺陷答：任何外来的原子合并到晶格中，无论在替代位置还是在间隙位置，晶格中若有原子丢失产生空位，一个主原子位于规则的晶格位置，并邻近一空位时称为弗兰克缺陷都是点缺陷。

9、退火（anneal）答：退火是一种金属热处理工艺，指的是奖金属缓慢加热到一定温度，保持足够时间，然后以适宜速度冷却。

10、非本征扩散（extrinsic diffusion）答：扩散受外界因素，如杂质离子的电价和浓度等控制的而非本征因素，即结构中本征热缺陷提供的空位浓度远小于杂质空位浓度的扩散，称为非本征扩散。

11、BiCMOS 技术答：BiCMOS是一种结合CMOS与双极性器件结构在单一集成电路内的技术。

12、等离子体答：等离子体是部分或完全电离的气体，包含正离子、负离子与一些未被电离的分子。

微电子期末复习集成电路开展历史：1947年。

贝尔实验室，点接触晶体管，1956年诺贝尔物理奖。

1948年W. Shockley 提出结型晶体管概念1950年第一只NPN结型晶体管1959年第一个集成电路集成电路--将多个电子元件〔晶体管、二极管、电容、电阻、电抗等〕集成到〔硅〕衬底上。

集成电路的制造步骤：1硅片制备2硅芯片制造〔重点〕3硅片测试/拣选4装配与封装5终测关键尺寸(CD)：集成电路中半导体器件能够加工的最小尺寸。

它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，芯片的集成度越高，速度越快，性能越好。

摩尔定律：Moore 定律是在1965 年由INTEL公司的Gordon Moore 提出的，其内容是：硅集成电路按照4 年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%，IC工作速度提高1.5倍等开展规律开展。

单晶硅：单晶硅，也称硅单晶，具有根本完整的点阵构造的晶体。

不同的方向具有不同的性质，是一种良好的半导材料。

1用高纯度的多晶硅在单晶炉内拉制而成2纯度要求到达99.9999％，甚至到达99.9999999％以上。

用于制造半导体器件、太阳能电池等3半导体市场中95%以上的半导体器件及99%以上的集成电路用硅多晶硅：1：多晶硅硬度介于锗和石英之间，室温下质脆，切割时易碎裂2：主要用做半导体的原料，是制做单晶硅的主要原料，可作各种晶体管、整流二极管、可控硅、太阳能电池、集成电路、电子计算机芯片以及红外探测器等。

非晶硅：非晶硅是一种直接能带半导体，它的构造内部有许多所谓的“悬键〞，也就是没有和周围的硅原子成键的电子，这些电子在电场作用下就可以产生电流，并不需要声子的帮助，因而非晶硅可以做得很薄，还有制作本钱低的优点。

单晶硅的制备方法主要有：1：CZ法〔直拉法〕2：悬浮区熔法〔CF法〕其本质都是把熔融硅冷却成硅晶体CZ法：1：CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭,85%以上的单晶硅是采用CZ法生长,籽晶为所需晶向的单晶硅。

1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET.2、晶锭获得均匀的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯度多晶硅，维持熔融液初始掺杂浓度不变。

3、砷化镓单晶：p型半导体掺杂材料镉和锌，n型是硒、硅和锑硅：p型掺杂材料是硼，n型是磷。

4、切割决定晶片参数：晶面结晶方向、晶片厚度（晶片直径决定）、晶面倾斜度（从晶片一端到另一端厚度差异）、晶片弯曲度(晶片中心到晶片边缘的弯曲程度）。

5、晶体缺陷：点缺陷（替位杂质、填隙杂质、空位、Frenkel，研究杂质扩散和氧化工艺）、线缺陷或位错(刃型位错和螺位错,金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，出现在晶体生长时）、体缺陷(杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）.6、最大面为主磨面，与<110>晶向垂直，其次为次磨面，指示晶向和导电类型。

7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。

8、晶体区别于非晶体结构：晶体结构是周期性结构，在许多分子间延展,非晶体结构完全不是周期性结构.9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。

在1000℃和1个大气压下,干氧的浓度C0是5。

2x10^16分子数/cm^3，湿氧的C0是3x10^19分子数/cm^3。

10、当表面反应时限制生长速率的主要因素时,氧化层厚度随时间呈线性变化X=B（t+）/A线性区（干氧氧化与湿氧氧化激活能为2eV,）；氧化层变厚时,氧化剂必须通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X^2=B(t+）抛物线区（干氧氧化激活能是1。

24Ev,湿氧氧化是0.71eV). 11、线性速率常数与晶体取向有关，因为速率常数与氧原子进入硅中的结合速率和硅原子表面化学键有关；抛物线速率常数与晶体取向无关,因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。

填空 20’简答20’判断10’综合50’第一单元1.必定温度，杂质在晶体中拥有最大均衡浓度，这一均衡浓度就称为何？固溶度2.按制备时有无使用坩埚分为两类，有坩埚分为？无坩埚分为？（P24）有坩埚：直拉法、磁控直拉法无坩埚：悬浮区熔法3.外延工艺按方法可分为哪些？（P37）气相外延、液相外延、固相外延和分子束外延4.Wafer 的中文含义是什么？当前常用的资料有哪两种？晶圆；硅和锗5.自混杂效应与互扩散效应（P47-48）左图：自混杂效应是指高温外延时，高混杂衬底的杂质反扩散进入气相界限层，又从界限层扩散掺入外延层的现象。

自混杂效应是气相外延的本征效应，不行能完好防止。

自混杂效应的影响：○1改变外延层和衬底杂质浓度及散布○2对p/n或n/p硅外延，改变pn 结地点右图：互（外）扩散效应：指高温外延时，衬底中的杂质与外延层中的杂质相互扩散，惹起衬底与外延层界面邻近的杂质浓度迟缓变化的现象。

不是本征效应，是杂质的固相扩散带来（低温减小、消逝）6.什么是外延层？为何在硅片上使用外延层？1)在某种状况下，需要硅片有特别纯的与衬底有同样晶体构造的硅表面，还要保持对杂质类型和浓度的控制，经过外延技术在硅表面堆积一个新的知足上述要求的晶体膜层，该膜层称为外延层。

2)在硅片上使用外延层的原由是外延层在优化pn 结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提升了器件速度。

外延在 CMOS集成电路中变得重要起来，由于跟着器件尺寸不停减小它将闩锁效应降到最低。

外延层往常是没有玷辱的。

7.常用的半导体资料为何选择硅？1）硅的充裕度。

硅是地球上第二丰富的元素，占地壳成分的25%；经合理加工，硅能够提纯到半导体系造所需的足够高的纯度而耗费更低的成本。

2）更高的融化温度同意更宽的工艺容限。

硅1412 ℃>锗3）更宽的工作温度。

用硅制造的半导体件能够用于比锗937℃。

更宽的温度范围，增添了半导体的应用范围和靠谱性。

CK0712半导体工艺技术复习指导考试时间：11月23日（13周周一）下午2:30-5:00, 东九楼B403考试范围：《半导体制造基础》、讲义、作业题考试题型：名词解释、选择、简答、问答考试请携带：钢笔或圆珠笔、铅笔、尺、计算器、橡皮几点注意：1.重点掌握各章节的器件或工艺原理2.公式需记忆，但不超过作业题的范围；以下为复习要点：★首先，各章布置的习题要会做，所有习题都是考试范围。

第一章绪论1.简单叙述微电子学对人类社会的作用2.解释微电子学、集成电路的概念3.列举出你见到的、想到的不同类型的集成电路及其主要作用第二章半导体及其基本特性1.半导体、N型半导体、P型半导体、本征半导体、非本征半导体2.载流子、电子、空穴、平衡载流子、非平衡载流子、过剩载流子3.能带、导带、价带、禁带4.掺杂、正掺杂、负掺杂、施主、受主5.输运、漂移、扩散、产生、复合第三章半导体器件1.描述二极管的工作机理2.描述双极晶体管的工作机理3.描述MOSFET的工作原理第四章集成电路制造工艺概述1. 集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用第五章晶体生长1.简述晶圆制造过程。

2.简述CZ（直拉法）生长单晶硅的过程。

3.简述悬浮区熔法（区熔法)的原理4.晶圆切割时的主标志面和次标志面指什么，有何作用？5.识别晶圆标志面。

第六章硅氧化1.硅热氧化的基本模型2.生长氧化层的两个阶段：线性阶段和抛物线阶段3.叙述干氧氧化和湿氧氧化的工艺过程和优缺点。

4.氧化层厚度表征方法第七章光刻1.光刻刻蚀光刻胶（光致抗蚀剂）正光刻胶负光刻胶反应离子刻蚀2.超净间分级3.光刻的最小线宽（临界尺寸）、分辨率、聚焦深度等主要参数的含义与计算4.掩膜材料及制作方法。

5.光刻胶（光致抗蚀剂）的主要成分及它们的作用。

6.描述正性和负性光刻胶在曝光过程中的变化。

7.遮蔽式曝光、接触式曝光、接近式曝光、投影式曝光8.紫外光谱的大致范围是？紫外光曝光光源的种类。

一．名词解释：①．CZ 直拉法：是用包括熔炉，拉晶机械装置（籽晶夹具，旋转机械装置），环境控制装置的拉晶机进行结晶。

多晶硅放入坩埚中，熔炉加热到超过硅的熔点，将一个适当晶向的籽晶放置在籽晶夹具中，悬于坩埚之上，将籽晶夹具插入熔融液中，虽然籽晶将会部分融化，但其未融化的籽晶顶部将会接触熔融液的表面、将籽晶慢慢拉起，熔融液在固体液体的表面逐渐冷却，从而产生很大的晶体即从熔融硅中生长单晶硅的基本技术称为直拉法。

②．硅的区熔（float-zone ）法：在单晶生长过程中持续不断的向熔融液中添加高纯度的多晶硅，使得熔融液初始的掺杂浓度维持不变的基本技术称为硅的区熔（float-zone ）法。

③．分凝系数：硅中的杂质平衡密度与二氧化硅中的杂质平衡密度的比值定义为分凝系数K 。

④．有效分凝系数：固体界面附近的平衡掺杂浓度Cs 与远离界面处熔融液中掺杂浓度的比值Se l C k C。

⑤．Bridgman 法：用于晶体生长用的材料装在圆柱型的坩埚中,缓慢地下降,并通过一个具有一定温度梯度的加热炉,炉温控制在略高于材料的熔点附近。

根据材料的性质加热器件可 以选用电阻炉或高频炉。

在通过加热区域时,坩埚中的材料被熔融,当坩埚持续下降时,坩埚底部的温度先下降到熔点以下,并开始结晶,晶体随坩埚下降而持续长大。

⑥．光学光刻：光刻就是将掩膜上的几何图形转移到涂在半导体晶片表面的敏光薄层材料上的工艺过程。

⑦．替位式扩散：在高温下晶格原子在格点平衡位置附近震动，基质原子有一定的几率获得足够的能量脱离晶格格点而成为间隙原子因而产生一个空位，这样邻近的杂质原子就可以移到该空位这种扩散机制称为替代式扩散（空位扩散）。

⑧．填隙式扩散：如果间隙杂质原子从一个位置运动到另一个位置而并不占据格点这种机制称为填隙式扩散。

⑨．本征扩散：在杂质原子往半导体中进行热扩散时，如果杂质原子的浓度小于热扩散温度下半导体中的本征载流子浓度，则杂质原子的扩散系数为常数，这种扩散就称为本征扩散。

最新半导体器件与工艺期末复习资料知识讲解pn 结二极管的两个基本特性①开关特性②整流特性突变结模型近似①掺杂分布是阶跃函数。

在n 型和p 型半导体的净掺杂浓度皆为常数。

②杂质完全电离。

即n 型半导体和p 型半导体的平衡电子浓度分别为：n n0=N D 和p p0=N A ③忽略杂质引起的带隙变窄效应。

但需要考虑掺杂引起的费米能级变化，对简并态，n 型半导体和p 型半导体的费米能级分别处于导带底和价带顶。

pn 结平衡能带图接触后平衡态下的费米能级就是上图的E F内建电势差在没有外接电路的情形下，扩散过程不会无限延续下去。

此时会到达一种平衡，即扩散和漂移之间的动态平衡，相应产生的电势差称为接触电势差。

由于是自身费米能级不同产生的，因此常称为自建势或内建势电子和空穴的内建电势差大小区别对于同质结，他们的大小是一样的，对于异质结不一样。

突变结电场强度与电势分布电场分布图大小电势分布图由dx x E x )()(大小求出耗尽区及其宽度，在各自n 区、p 区的耗尽宽度与什么有关？①定义：在半导体pn 结、肖特基结、异质结中，由于界面两侧半导体原有化学势的差异导致界面附近能带弯曲，从而形成能带弯曲区域电子或空穴浓度的下降，这一界面区域称为耗尽区。

②宽度：③关系：pn n p D A p nx x V V N N x x ;单边突变结及其平衡时的能带图外加正偏压、负偏压下的pn结能带图pn结电压与外加偏压关系外加反偏电压V j=V t o tal=V bi+V R;外加正偏电压V j=V total=V bi-V R扩散电流势垒降低，位于中性区或准中性区的多数电子或空穴通过扩散穿过pn结皆产生从n到p或p到n的净电子、净空穴扩散流，相应地皆为从p区至n区的净扩散电流;从n区扩散到p区的电子将成为p区中的过剩少数载流子，将发生远离结区的方向扩散和复合，过剩电子浓度将逐渐减小。

此时，由于中性p区无电场，因此电子主要以扩散方式流入p区，故称过剩少数载流子电流为扩散电流或注入电流。

半导体工艺及芯片制造复习资料简答题与答案第一章、半导体产业介绍1 .什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？（15分）集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。

集成电路芯片/元件数 无集成1 小规模（SSI ）2到50 中规模（MSI ）50到5000 大规模（LSI ）5000到10万 超大规模（VLSI ） 10万至U100万 甚大规模（ULSI ） 大于100万 产业周期1960年前 20世纪60年代前期 20世纪60年代到70年代前期 20世纪70年代前期到后期 20世纪70年代后期到80年代后期 20世纪90年代后期到现在2 .写出IC 制造的5个步骤？（15分）Wafer preparation （硅片准备）Wafer fabrication （硅片制造）Wafer test/sort （硅片测试和拣选）Assembly and packaging （装配和封装）Final test （终测）3 .写出半导体产业发展方向？什么是摩尔定律？（15分）发展方向：提高芯片性能一提升速度（关键尺寸降低，集成度提高，研发采用新材料），降低功耗。

提高芯片可靠性一严格控制污染。

降低成本——线宽降低、晶片直径增加。

摩尔定律指：IC 的集成度将每隔一年翻一番。

1975年被修改为：IC 的集成度将每隔一年半翻一番。

4 .什么是特征尺寸CD ？ （10分）最小特征尺寸，称为关键尺寸（Critical Dimension, CD ） CD 常用于衡量工艺难易的标志。

5.什么是 More moore 定律和 More than Moore 定律？（10 分）“More Moore”指的是芯片特征尺寸的不断缩小。

从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。

与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。

半导体加⼯⼯艺（复习整理）⼀、半导体衬底1、硅是⽬前半导体中⽤的最多的⼀种衬底材料2、硅的性能：屈服强度7x109 N/m2 弹性模量 1.9x1011 N/m2 密度2.3 g/cm3热导率 1.57 Wcm-1°C-1 热膨胀系数2.33x10-6 °C-1 电阻率(P) n-型 1 - 50 ?.cm 电阻率(Sb) n-型0.005 -10?.cm 电阻率(B) p-Si 0.005 -50 ?.cm 少⼦寿命30 -300 µs 氧5 -25 ppm 碳 1 - 5 ppm 缺陷<500 cm-2 直径Up to 200 mm 重⾦属杂质< 1 ppb3、硅的纯化SiO2+2C?Si(冶⾦级）+2CO、Si+3HCl SiHCl3+H2、2SiHCl3(蒸馏后的)+2H2 2Si(电⼦级)+6HCl4、直拉法单晶⽣长（p19）：多晶硅放在坩埚中，加热到1420oC将硅熔化，将已知晶向的籽晶插⼊熔化硅中然后拔出。

硅锭旋转速度20r/min 坩埚旋转速度10r/min 提升速度：1.4mm/min (φ100mm) 掺杂P、B、Sb、As5、芯⽚直径增⼤, 均匀性问题越来越突出6、区熔法晶体⽣长（p28）：主要⽤于制备⾼纯度硅或⽆氧硅。

⽣长⽅法：多晶硅锭放置在⼀个单晶籽晶上，多晶硅锭由⼀个外部的射频线圈加热，使得硅锭局部熔化，随着线圈和熔融区的上移，单晶籽晶上就会往上⽣长单晶。

特点：电阻率⾼、⽆杂质沾污、机械强度⼩，尺⼨⼩。

7、⼆、热氧化1、SiO2的基本特性：热SiO2是⽆定形的、良好的电绝缘材料、⾼击穿电场、稳定和可重复的Si/SiO2界⾯、硅表⾯的⽣长基本是保形的、杂质阻挡特性好、硅和SiO2的腐蚀选择特性好。

2、热氧化原理：反应⽅程：Si(固体)+O2(⽓体)-->SiO23、含Cl氧化：氧化过程中加⼊少量的HCl 或TCE(三氯⼄烯):减少⾦属沾污、改进Si/SiO2界⾯性能（P70）4、氧化中消耗硅的厚度：1umSI被氧化——>2.17umSIO25、热氧化的影响因素：温度、⽓氛（⼲氧、⽔汽、HCl）、压⼒、晶向、掺杂6、⾼压氧化：对给定的氧化速率，压⼒增加，温度可降低；温度不变的情况下，氧化时间可缩短7、氧化层的缺陷：表⾯缺陷：斑点、⽩雾、发花、裂纹体内缺陷：针孔、氧化层错8、氧化诱⽣堆垛层错：三、扩散1、掺杂在半导体⽣产中的作⽤：形成PN结；形成电阻；形成欧姆接触；形成双极形的基区、发射区、集电区，MOS管的源、漏区和对多晶硅掺杂；形成电桥作互连线2、扩散的定义：在⾼温下，杂质在浓度梯度的驱使下渗透进半导体材料，并形成⼀定的杂质分布，从⽽改变导电类型或杂质浓度。

工艺考试复习：整理者（butterflying 2011‐1‐11）1.在半导体技术发展的过程中有哪些重要事件?（一般）晶体管的诞生集成电路的发明平面工艺的发明CMOS技术的发明2.为什么硅是半导体占主导的材料？有哪些硅基薄膜？（一般）硅材料：优良的半导体特性、稳定的电的、化学的、物理的及机械的性能（特性稳定的金刚石晶体结构、良好的传导特性、优异的工艺加工能力、研究最透彻的材料、具有一系列的硅基化合物）（总结：半导体性、电、物理、化学、机械性）硅基薄膜：外延硅薄膜、多晶硅薄膜、无定形硅薄膜、SiO2与Si3N4介质膜、SiGe薄膜、金属多晶硅膜3. 微电子技术发展基本规律是什么？（重要）摩尔定律（Moore’s Law）：芯片内的晶体管数量每18个月～20个月增加1倍――集成电路的集成度每隔三年翻两番，器件尺寸每三年增加0.7 倍，半导体技术和工业呈指数级增长。

特征尺寸缩小因子，250→180→130→90→65→45→32→22→16(nm)等比例缩小比率（Scaling down principle）：在MOS器件内部恒定电场的前提下，器件的横向尺寸、纵向尺寸、电源电压都按照相同的比例因子k缩小，从而使得电路集成度k2倍提高，速度k倍提高，功耗k2倍缩小。

MOS管阻抗不变，但连线电阻和线电流密度都呈k倍增长。

（阈值电压不能缩得太小，电源电压要保持长期稳定）（总结：尺寸、电源电压变为1/k，集成度变为k^2.速度变为k倍。

（掺杂浓度变为k倍）Device miniaturization by “ Scaling‐down Principle”− Device geometry‐L g, W g, t ox, x j ⋅ 1/k− Power supply‐V dd ⋅1/k− Substrate doping‐N ⋅ k®Device speed ⋅ k® Chip density ⋅ k24. 什么是ITRS ?（重要）International Technology Roadmap for Semiconductors国际半导体技术发展蓝图技术节点：DRAM半间距Technology node = DRAM half pitch5. 芯片制造的主要材料和技术是什么？（一般）Si材料：大直径和低缺陷的单晶硅生长、吸杂工艺、薄膜的外延生长、SiGe/Si异质结、SOI 介质薄膜材料和工艺：热氧化、超薄高K栅氧化薄膜生长、互连的低K介质；高分辨率光刻：电子束掩膜版、光学光刻（电子束曝光EBL）、匹配光刻。

半导体器件⼯艺与物理期末必考题材料汇总半导体期末复习补充材料⼀、名词解释１、准费⽶能级费⽶能级和统计分布函数都是指的热平衡状态，⽽当半导体的平衡态遭到破坏⽽存在⾮平衡载流⼦时，可以认为分就导带和价带中的电⼦来讲，它们各⾃处于平衡态，⽽导带和价带之间处于不平衡态，因⽽费⽶能级和统计分布函数对导带和价带各⾃仍然是适⽤的，可以分别引⼊导带费⽶能级和价带费⽶能级，它们都是局部的能级，称为“准费⽶能级”，分别⽤E F n、E F p表⽰。

２、直接复合、间接复合直接复合—电⼦在导带和价带之间直接跃迁⽽引起电⼦和空⽳的直接复合。

间接复合—电⼦和空⽳通过禁带中的能级（复合中⼼）进⾏复合。

３、扩散电容PN结正向偏压时，有空⽳从P区注⼊N区。

当正向偏压增加时，由P区注⼊到N区的空⽳增加，注⼊的空⽳⼀部分扩散⾛了，⼀部分则增加了N区的空⽳积累，增加了载流⼦的浓度梯度。

在外加电压变化时，N扩散区内积累的⾮平衡空⽳也增加，与它保持电中性的电⼦也相应增加。

这种由于扩散区积累的电荷数量随外加电压的变化所产⽣的电容效应，称为P-N结的扩散电容。

⽤CD表⽰。

4、雪崩击穿随着PN外加反向电压不断增⼤，空间电荷区的电场不断增强，当超过某临界值时，载流⼦受电场加速获得很⾼的动能，与晶格点阵原⼦发⽣碰撞使之电离，产⽣新的电⼦—空⽳对，再被电场加速，再产⽣更多的电⼦—空⽳对，载流⼦数⽬在空间电荷区发⽣倍增，犹如雪崩⼀般，反向电流迅速增⼤，这种现象称之为雪崩击穿。

1、PN结电容可分为扩散电容和过渡区电容两种，它们之间的主要区别在于扩散电容产⽣于过渡区外的⼀个扩散长度范围内，其机理为少⼦的充放电，⽽过渡区电容产⽣于空间电荷区，其机理为多⼦的注⼊和耗尽。

2、当MOSFET器件尺⼨缩⼩时会对其阈值电压V T产⽣影响，具体地，对于短沟道器件对V T的影响为下降，对于窄沟道器件对V T的影响为上升。

3、在NPN型BJT中其集电极电流I C受V BE电压控制，其基极电流I B受V BE电压控制。

半导体制造技术复习总结第一章半导体产业介绍2、集成电路制造的不同阶段：硅片制备、硅片制造、硅片测试/拣选、装配与封装、终测；2、硅片制造：清洗、成膜、光刻、刻蚀、掺杂；3、半导体趋势：提高芯片性能、提高芯片可靠性、降低芯片价格；4、摩尔定律：一个芯片上的晶体管数量大约每18个月翻一倍。

5、半导体趋势：%1提高芯片性能:a关键尺寸(CD)—等比例缩小(Scale down)b每块芯片上的元件数一更多c功耗一更小%1提高芯片可靠性：a无颗粒净化间的使用b控制化学试剂纯度c分析制造工艺d硅片检测和微芯片测试e芯片制造商成立联盟以提高系统可靠性%1降低芯片价格：a.50年下降1亿倍b减少特征尺寸+增加硅片直径c半导体市场的大幅度增长(规模经济)第二章半导体材料特性6、最常见、最重耍半导体材料一硅：a.硅的丰裕度b.更高的熔化温度允许更宽的工艺容限7、GaAs的优点：a.比硅更高的电子迁移率;b.减少寄生电容和信号损耗;c・集成电路的速度比硅制成的电路更快;d.材料电阻率更大，在GaAs衬底上制造的半导体器件之间很容易实现隔离，不会产生电学性能的损失; e.比硅有更高的抗辐射性能。

GaAs的缺点：a.缺乏天然氧化物；b.材料的脆性；c.由于镣的相对匮乏和提纯工艺中的能量消耗，GaAs的成本相当于硅的20倍；d.碑的剧毒性需要在设备、工艺和废物清除设施中特别控制。

第三章器件技术&等比例缩小:所冇尺寸和电压都必须在通过设计模型应用吋统一缩小。

第四章硅和硅片制备9、用来做芯片的高纯硅称为半导体级硅(semiconductor-grade silicon, SGS)或电子级硅西门子工艺：1.用碳加热硅石来制备级硅SiQs)+SiO2(s) Si(l)+SIO(g)+CO(g)2.将冶金级硅提纯以生成三氯硅烷32(g)3.通过三氯硅烷和氢气反应來生成SGS SiHCI3(g)+H210＞单晶硅生长: 把多晶块转变成一个大单晶，并给予正确的定向和适量的N型或P型掺杂，叫做晶体生长。

一．论述1、例出光刻的8个步骤，并对每一步做出简要解释。

（P316）第一步：气相成底膜处理，光刻的第一步是清洗、脱水和硅片表面成底膜处理，其目的是增强硅片和光刻胶之间的粘附性。

脱水烘干以去除吸附在硅片表面大部分水汽。

脱水烘干后硅片立即要用六甲基二硅胺烷（HMDS）进行成膜处理，起到粘附促进剂的作用。

第二步：旋转涂胶，成底膜处理后，硅片要立即采用旋转涂胶的方法涂上液相光刻胶材料。

将硅片被固定在真空载片台上，它是一个表面上有很多真空孔以便固定硅片的平的金属或聚四氯乙烯盘。

一定数量的液体光刻胶滴在硅片上，然后硅片旋转得到一层均匀的光刻胶图层第三步：软烘，去除光刻胶中的溶剂第四步：对准和曝光，把掩膜版图形转移到涂胶的硅片上第五步：曝光后烘培，将光刻胶在100到110的热板上进行曝光后烘培第六步：显影，在硅片表面光刻胶中产生图形。

光刻胶上的可溶解区域被化学显影剂溶解，将可见的岛或者窗口图形留在硅片表面。

最通常的显影方法是旋转、喷雾、浸润，然后显影，硅片用去离子水（DI）冲洗后甩干。

第七步：坚膜烘培，挥发掉存留的光刻胶溶剂，提高光刻胶对硅片表面的粘附性第八步：显影后检查，检查光刻胶图形的质量，找出有质量问题的硅片，描述光刻胶工艺性能以满足规范要求2.解释发生刻蚀反应的化学机理和物理机理。

（P412）干法刻蚀系统中，刻蚀作用是通过化学作用或物理作用，或者化学和物理的共同作用来实现的。

在纯化学机理中，等离子体产生的反应元素（自由基和反应原子）与硅片表面的物质发生反应。

物理机理的刻蚀中，等离子体产生的能带粒子（轰击的正离子）在强电场下朝硅片表面加速，这些离子通过溅射刻蚀作用去除未被保护的硅片表面材料。

3.描述CVD反应中的8个步骤。

(P247)1) 气体传输至淀积区域：反应气体从反应腔入口区域流动到硅片表面的淀积区域；2) 膜先驱物的形成：气相反应导致膜先驱物（将组成最初的原子和分子）和副产物的形成；3) 膜先驱物附着在硅片表面：大量膜先驱物输运到硅片表面；4)膜先驱物粘附：膜先驱物粘附在硅片表面；5) 膜先驱物扩散：膜先驱物向膜生长区域的表面扩散；6) 表面反应：表面化学反应导致膜淀积和副产物的生成；7) 副产物从表面移除：吸附（移除）表面反应的副产物8）副产物从反应腔移除：反应副产物从淀积区域随气体流动到反应腔出口并排出5.离子注入设备的5个主要子系统。

一、光刻胶是一种有机化合物，它受紫外线曝光后在显影液中的溶解度发生显著变化。

光刻胶的目的1. 做硅片上的图形模版（从掩膜版转移到硅片上的图形）2. 在后续工艺中，保护下面的材料（例如刻蚀或离子注入）什么是光刻中常见的驻波效应？如何解决？在光刻胶的曝光区域内出现相长相消的条纹。

光刻胶在显影后，在侧壁会产生波浪状的不平整的现象叫驻波效应解决：应用抗反射涂层(ARC)可以完全消除驻波图形。

典型的光刻工艺主要有哪几步？简述各步骤的作用。

气相成底膜—涂胶→前烘→对准与曝光→曝光后烘烤→显影→坚膜→显影检查目的：增强硅片和光刻胶的粘附性。

③软烘(Soft bake)：目的是去除光刻胶中的溶剂。

软烘提高了粘附性，提升了光刻胶的均匀性，在刻蚀中得到了更好的线宽控制。

④对准和曝光(Alignment and exposure)：掩膜版与涂胶后硅片上的正确位置对准。

一旦对准，将掩膜版和硅片曝光，把掩膜版图形转移到涂胶的硅片上。

对准和曝光的重要质量指标是线宽分辨率、套准精度、颗粒和缺陷。

⑤曝光后烘培（PEB)：作用：① 减少驻波效应；② 激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团使之能溶解于显影。

⑥显影(Develop)：① 显影液溶剂溶解掉光刻胶中软化部分；② 从掩膜版转移图形到光刻胶上⑦坚膜烘培(Hard bake)：作用：①完全蒸发掉光刻胶里面的溶剂； ②提高光刻胶在离子注入或刻蚀中保护下表面的能力； ③进一步增强光刻胶与硅片表面之间的黏附性； ④减少驻波效应⑧显影检查(Develop inspect)：显影后检查来确定光刻胶图形的质量。

检查的目的：找出光刻胶有质量问题的硅片，描述光刻胶工艺性能以满足规范要求。

二、刻蚀是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程。

刻蚀的基本目标是在涂胶的硅片上正确地复制掩膜图形.刻蚀通常分为介质刻蚀、硅刻蚀和金属刻蚀。

干法刻蚀和湿法刻蚀干法刻蚀是把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应，从而去掉曝露的表面材料。