pads 教程Pads教程：基本操作入门Pads是一款常用的电子设计自动化（EDA）工具，用于电路设计、仿真和布局。
下面是Pads的基本操作入门教程。
步骤1：创建新项目首先，打开Pads软件并点击“文件”菜单中的“新建项目”。
在弹出的对话框中输入项目名称，并选择存储项目的目录。
然后，点击“确定”按钮。
步骤2：添加原理图在新建项目中，右键点击“设计文件”文件夹，并选择“添加新文件”。
选择创建原理图文件，并命名为“schematic”。
然后，进入原理图编辑器。
步骤3：绘制电路图在原理图编辑器中，使用工具栏上的元件库选择所需的元件，如电阻、电容、晶体管等。
将这些元件拖拽到画布上，并使用连接线连接它们。
步骤4：添加零件属性在绘制电路图时，需要为每个元件添加属性。
选中元件，右键点击并选择“属性”。
然后，填写元件的参数，如阻值、容值等。
步骤5：进行仿真完成电路图的绘制后，可以进行仿真以验证电路设计的正确性。
点击“工具”菜单中的“仿真”选项，并选择相应的仿真工具。
配置仿真参数后，运行仿真。
步骤6：完成布局设计在验证电路设计无误后，可以进行布局设计。
在Pads中，可以通过将原理图导入布局编辑器来完成布局设计。
点击“文件”菜单中的“导入”选项，并选择原理图文件。
步骤7：布局布线在布局编辑器中，使用工具栏上的布线工具将元件进行布线。
确保布局符合电路设计的要求，并注意避免干扰和干扰源的位置。
步骤8：进行设计规则检查完成布线后，进行设计规则检查以确保布局符合规范。
点击“工具”菜单中的“设计规则检查”选项。
根据检查结果进行必要的修正。
步骤9：生成制造文件最后，生成制造文件以供PCB（印刷电路板）制造商使用。
点击“文件”菜单中的“生成制造文件”选项，并选择所需的制造文件格式。
这就是Pads的基本操作入门教程。
通过学习这些步骤，您可以开始在Pads中进行电路设计、仿真和布局。
希望本教程能对您有所帮助！。
pads高速布线规则高速布线规则SDRAM的布线规则该嵌入式系统使用64M字节的SDRAM扩展数据存储区，由两片K4S561632组成工作在32位模式下。
最高频率可达100M以上，对于SDRAM的数据线、时钟线、片选及其它控制信号需要进行线长匹配，由此提出以下布线要求：1. SDRAM时钟信号：时钟信号频率较高，为避免传输线效应，按照工作频率达到或超过75MHz时布线长度应在1000mil以内的原则及为避免与相邻信号产生串扰。
走线长度不超过1000mil，线宽10mil，内部间距5mil，外部间距30mil，要求差分布线，精确匹配差分对走线。
误差允许在20mil以内。
2. 地址,片选及其它控制信号：线宽5mil，外部间距12mil，内部间距10mil。
尽量走成菊花链拓补。
可有效控制高次谐波干扰，可比时钟线长，但不能短。
3. SDRAM数据线：线宽5mil，内部间距5mil，外部间距8mil，尽量在同一层布线，数据线与时钟线的线长差控制在50mil内。
根据布线要求，在Allegro中设置不同的约束：针对线宽设置3 个约束SDRAM_CLK，SDRAM_ADDDR，SDRAM_DATA，设置完约束后将约束添加到对应的net上。
使得各个net都具有线宽、线距约束属性。
最后为不同的信号组选择合适的约束即可。
但是设置的约束在系统CPU内部是无法达到的。
因为EP9315为BGA封装。
pin间距1.27毫米，显然在CPU内部，线宽线距无法达到上述要求，利用Allegro设置CPU 特殊走线区域cpu_area。
并加上area属性，在此区域中另设置适合BGA内部走线的约束。
Xnet在IDE总线等长布线中的应用系统中的IDE接口设计EP9315强大的外设接口能力能够直接驱动IDE硬盘，布线时需要注意IDE总线的等长设置，但是IDE总线这类高速线需要端接匹配，可以防止信号反射和回流。
如图2所示其中的排阻起到了端接匹配的作用，但使得整个走线被分为好几个NET，而Allegro中常用的走线长度设置propagation_delay和relative_propagation_delay只能针对同一NET设置.IDE总线信号由EP9315扇出，要求EP9315到IDE 接口走线DD*+UBDD*(如图2中NET)等长，误差为+/-20mil，最简单的方法是分别设置DD*等长和UBDD*等长，误差各位+/-10mil，就可以达到要求，但是增加了布线难度，特别当DD*有较大绕线空间。
Router高级布线技巧当设计高速信号PCB或者复杂的PCB时，常常需要考虑信号的干扰和抗干扰的问题，也就是设计这样的PCB时，需要提高PCB的电磁兼容性。
为了实现这个目的，除了在原理图设计时增加抗干扰的元件外，在设计PCB时也必须考虑这个问题，而最重要的实现手段之一就是使用高速信号布线的基本技巧和原则。
用这些基本的布线方法，可以大大提高高速信号的质量和电磁兼容性。
下面分别介绍这些布线方法的设置和操作。
10．5．1 控制走线长度为了控制布线长度，可以对需要走线的网络或引脚对设置走线长度限制，将走线长度控制在一定的范围之内。
控制走线长度的操作步骤如下：（1）首先选择需要控制走线长度的网络。
在项目浏览器中展开网络，然后选择需要控制走线长度的网络，例如本实例的CLKIN网络。
（2）然后单击鼠标右键，并执行弹出快捷菜单中的Properties命令。
执行该命令后，系统会弹出网络属性对话框，此时选择Length（长度）选型卡，如图10-57所示。
此时可以设置走线长度的限制。
选择Restrict length选项，然后分别在Minimumlength编辑框中输入最小的长度值，如本实例设置为500mil;在Maximum length编辑框中输入最大的长度值，如本实例设置为2000mil。
(3)设置了长度限制值后，单击OK按钮退出设置对话框。
设置网络走线长度限制后，走线时将遵守该长度设置，将走线控制在设置范围内。
设置长度限制规则后，在布线时就会显示走线长度监视器，动态显示布线的实际长度。
图10-57 长度选择卡走线长度监视器能以图形的方式来帮助控制走线的长度。
当设置长度限制规则后，走线长度信息成为走线时光标的一部分显示出来，这样可以很好地控制走线的长度，如图10-58所示。
走线长度监视器会显示最小的和最大的允许布线长度，以及当前的实际长度，走线长度监视器在获得小于最大设置长度和大于最大设置长度的长度后，会显示不同的颜色。
PADS规则设置PADS是一种产品开发系统，可以用于进行电子设计自动化（EDA）。
在PADS中设置规则是非常重要的，可以确保设计的准确性和稳定性。
下面是一些常见的PADS规则设置，帮助您了解如何进行。
1.线宽和间距：在PADS中，您可以设置线宽和间距，以确保线路之间的距离足够远，防止短路和电气干扰。
您可以根据设计要求和制造能力来设置适当的线宽和间距。
2.穿孔：PADS支持不同类型的穿孔，例如标准圆形穿孔、方形穿孔和椭圆形穿孔。
根据电路板的设计要求，您可以设定适当的穿孔类型和尺寸。
3.焊盘：焊盘是用于焊接元器件的金属接触点。
在PADS中，您可以设置焊盘的形状、大小和间距。
这些设置可以确保焊接质量和可靠性。
4.设计规则检查（DRC）：PADS可以进行设计规则检查，以确保设计符合特定的规范。
您可以设置不同的DRC规则，例如最小间距、最小线宽、器件安装规则等。
当设计与规则不符时，PADS会自动发出警告。
5.线段长度匹配：线段长度匹配是电路设计中常见的要求，主要用于控制信号的传输时间。
在PADS中，您可以设置线段的长度匹配规则，以确保信号延迟的准确性。
6.差分对长度匹配：对于差分信号，线段的长度匹配是至关重要的。
在PADS中，您可以设置差分对的长度匹配规则，以确保信号的平衡和抗干扰能力。
7.元器件布局：在PADS中，您还可以设置元器件的布局规则，以确保元器件之间的间距足够，不会产生任何干扰。
您可以根据元器件的尺寸和特性来设置适当的布局规则。
8.热点规则：热点是电路板上能量过载的区域，可能导致焊盘损坏或引起火灾。
在PADS中，您可以设置热点规则，以确保电路板的热能分布均匀，减少热点风险。
以上是一些常见的PADS规则设置。
根据不同的设计要求和制造能力，您可以根据需要进行适当的设置。
准确的规则设置有助于提高设计质量和制造效率。
