数字实验二 组合逻辑电路的分析及设计

实验二组合电路设计一、实验目的1.验证组合逻辑电路的功能。

2.掌握组合逻辑电路的分析方法。

3.掌握用SSI小规模集成器件设计组合逻辑电路的方法。

4.了解组合逻辑电路中竞争冒险的分析和消除方法。

二、实验设备1.数字电路试验箱2.数字万用表3.74LS00、74LS86三、实验原理1.组合逻辑概念通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。

组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。

因此，组合电路的特点是无“记忆性”。

在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。

所以各种功能的门电路就是简单的逻辑组合电路。

组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式，真值表，卡诺图和逻辑图等几种。

2.组合逻辑电路的分析方法组合逻辑电路分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑表达式或者真值表来描述，又是也加上必须的文字说明。

分析一般分为以下几个步骤：（1）由逻辑图写出输出端的逻辑表达式，建立输出与输入的关系。

（2）列出真值表。

（3）根据对真值表的分析，确定电路功能。

3.组合逻辑电路的设计方法组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。

一般设计过程是：（1）通过对给定问题的分析，获得真值表。

在分析中要特别注意实际问题如何抽象成几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化真值表。

（2）通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。

四、实验内容1.测试74LS00（二输入端四与非门），74LS86（而输入端四异或门）的逻辑功能；2.用与非门，异或门设计半加半减器。

3.用与非门，异或门设计全加全减器。

五、实验过程1.半加半减器的实现（1）列出半加半减器的真值表（2）画出卡诺图S=C=（3）写出逻辑表达式并化简S=A⊕BC= (A⊕M)*B=2.全加全减器的实现（1）列出全加全减器的真值表（2）画出卡诺图S=C=（3） 写出逻辑表达式并化简 S= A ⊕B ⊕C C=(BC)+=3. 逻辑电路设计 （1） 半加半减器BM CB（2）全加全减器SC。

竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。

2.熟悉组合电路的特点。

二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。

b)参考元件：74Ls86、74Ls00。

三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。

2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。

2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。

五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。

1）列出真值表,如下表2-1。

其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。

2）由表2-1全加器真值表写出函数表达式。

3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。

4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。

按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。

改变输入信号的状态验证真值表。

2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。

实验二组合逻辑电路分析与设计一、实验目的1、掌握组合逻辑电路的分析方法，并验证其逻辑功能2、掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现3、熟悉示波器的使用二、实验仪器及器件1、数字电路试验箱，数字万用表，示波器2、74LS00X2、74LS86X1、74S197X1三、实验原理1、组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能步骤：（1）由给定的组合逻辑电路写函数式；（2）对函数式进行简化或变换；（3）根据最简式列真值表；（4）确认逻辑功能。

2.、组合逻辑电路的设计：就是按照具体逻辑命题设计出最简单的组合电路步骤：（1）根据给定的事件的因果关系列出真值表（2）由真值表写函数式；（3）对函数式进行简化或变换；（4）画出逻辑图，并测试逻辑功能。

四、实验内容1. 设计一个大代码转换电路，输入四位8421 码，输出四位循环码。

2. 用逻辑开关模拟二进制的输入，输出到0-1 显示器上3. 用集成异步下降沿触发的异步计数器74LS197 构成十六进制计数器作为代码转换电路的输入信号源。

74LS197的CLK1作为时钟输入，Q0与CLK２连接，则Q3，Q2，Q1，Q0就是十六进制计数器的输出。

将Q3，Q2，Q1，Q0接“０－１”显示器，CLK１１接手动单步脉冲。

十六进制计数器工作正常后，将Q3，Q2，Q1，Q0连接到代码的输入端，作为8421码输入，注意：在把197的输出接入代码转换输入之前，先要断开原来作为8421码输入的逻辑开关。

检查电路是否正常工作。

4. 用10KHz 的方波作为计数器的脉冲，用示波器观察并记录CLK1，Q3，Q2，Q1，Q0和G３，G２，G１，G０的波形。

注意电压和电压波形图之间的相位关系。

G3G2G1G0Q D Q C Q B Q A0 0 00 0 0 0 0 00 0 01 1 0 0 0 10 0 1 1 0 0 1 00 0 1 0 0 0 1 10 1 1 0 0 1 0 00 1 1 1 0 1 0 10 1 0 1 0 1 1 00 1 0 0 0 1 1 11 1 0 0 1 0 0 01 1 0 1 1 0 0 11 1 1 1 1 0 1 01 1 1 0 1 0 1 11 0 1 0 1 1 0 01 0 1 1 1 1 0 11 0 0 1 1 1 1 01 0 0 0 1 1 1 1表（一）循环码表表（二）多功能发生电路函数表根据卡诺图，可以得到以下结果：G3=QD G2=Q3(+)Q2G1=Q2(+)Q1 G0=Q1(+)Q0逻辑电路图：波形图：CP QAQB QCQD G0G1 G2G3G2与G3相位差从上到下依次为：CP、QA、QB、QC、QD、G0、G1、G2、G3分析：1、CP与Q0同相，Q3的周期是CP的2倍2、CP与Q1同相，Q1的周期是CP的4倍3、CP与Q2同相，Q2的周期是CP的8倍4、CP与Q3同相，Q3的周期是CP的16倍5、CP与G 0同相，G0的周期是CP的4倍6、G1 超前CP 一个CP周期，G1的周期是CP的8倍7、CP与G2同相，G2的周期是CP的16倍8、G3滞后CP 4个CP周期，G3的周期是CP的16倍五、心得体会1、通过分析真值表，利用卡诺图化简，从而得出输入与输出相对应的关系。

实验二组合逻辑电路分析与设计实验报告
姓名：李凌峰班级：13级电子1班学号：13348060
一、实验数据与相应原理图：
1、复习组合逻辑电路的分析方法，对实验中所选的组合电路写出函数式。

设计一个代码转换电路，输入为4位8421码，输出为4位循环码。

对应的各位码如下表所示。

2、实验逻辑函数式：
实际实验逻辑表达式（用一异或门代替与或门）：
3、实际实验逻辑图：
4、实际实验操作图
二、实验操作记录
1，检测转换电路：
2，实测波形图
10hz方波：
G3 G2 G1 G0波形：
B1 B2 B3 B4波形图：
由以上波形图张图绘制出总的时序图如下：
三、心得与体会
1、这次实验所用器材用了异或门74LS86和异步计数器74LS197.分析组合逻辑电路
时，要先由给定的组合逻辑电路写函数式，然后对函数式进行化简或变换，再根据最简式列真值表，最后确认逻辑功能。

设计组合逻辑电路时，则应先根据给定事件的因果关系列出真值表，然后由真值表写函数式，再对函数式进行化简或变换，最后画出逻辑图，并测试逻辑功能。

2、对示波器的操作仍不够熟悉，在将示波器连接到实验箱的测试端时总是忘了要接地，
致使示波器显示信号不正常。

3、在比较波形时，借用同学的接口同时加载4个波形容易做出总的时序图。

实验二 组合逻辑电路一、实验目的1、熟悉组合逻辑电路的一些特点及一般分析、设计方法。

2、熟悉中规模集成电路典型的基本逻辑功能和简单应用设计。

二、实验器材1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器2、74LS00、74LS04、74LS10、74LS20、74LS51、74LS86、74LS138、74LS148、74LS151、 74LS153三、实验内容和步骤 1、组合逻辑电路分析（1）图2-1是用SSI 实现的组合逻辑电路。

74LS51芯片是“与或非”门（CD AB Y +=）, 74LS86芯片是“异或”门（B A Y ⊕=）。

建立实验电路，三个输入变量分别用三个 逻辑开关加载数值，两个输出变量的状态分别用两只LED 观察。

观察并记录输出变 量相应的状态变化。

整理结果形成真值表并进行分析，写出输出函数的逻辑表达式， 描述该逻辑电路所实现的逻辑功能。

（2）图2-2和2-3是用MSI 实现的组合逻辑电路。

图2-2中的74LS138芯片是“3-8译码 器”，74LS20芯片是“与非”门（ABCD Y =）图2-3中的74LS153芯片是四选一 数据选择器。

建立实验电路，对两个逻辑电路进行分析，列出真值表，写出函数的逻 辑表达式，描述逻辑电路所实现的功能。

图2-1：SSI 组合逻辑电路图2-2 ：MSI 组合逻辑电路（74LS138）2、组合逻辑电路设计（1）SSI 逻辑门电路设计——裁判表决电路举重比赛有三名裁判：一个主裁判A 、两个副裁判B 和C 。

在杠铃是否完全举起裁 决中，最终结果取决于至少两名裁判的裁决，其中必须要有主裁判。

如果最终的裁决 为杠铃举起成功，则输出“有效”指示灯亮，否则杠铃举起失败。

（2）MSI 逻辑器件设计——路灯控制电路用74LS151芯片和逻辑门，设计一个路灯控制电路，要求能够在四个不同的地方都 能任意的开灯和关灯。

四、实验结果、电路分析及电路设计方案1、组合逻辑电路分析 （1）图2-1： 逻辑表达式：)()(11i i i i i i i i i i B A C S B A C B A C ⊕⊕=⊕+=--逻辑功能：实现A i 、B i 、C i-1三个一位二进制数 的加法运算功能，即全加器。

实验二 组合逻辑电路一、实验目的1.掌握组和逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及器件1.仪器：数字电路学习机2.器件：74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 74LS54 四组输入与或非门 1片三、实验内容1.组合逻辑电路功能测试(1).用2片74LS00按图2.1连线，为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

(2).图中A 、B 、C 接电平开关，Y1、Y2接发光管电平显示(3).按表2.1要求，改变A 、B 、C 的状态，填表并写出Y1、Y2的逻辑表达式。

(4).将运算结果与实验比较。

Y1=A+B2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y 是A 、B 的异或，而进位Z 是A 、B 相与，故半加器可用一个集成异或门和二个与非门组成，如图2.2。

(1).用异或门和与非门接成以上电路。

输入A 、B 接电平开关，输出Y 、Z 接电平显示。

(2).按表2.2要求改变A 、B 状态，填表。

3.测试全加器的逻辑功能。

(1).写出图2.3电路的逻辑表达式。

(2).根据逻辑表达式列真值表。

(3).根据真值表画逻辑函数SiCi 的卡诺图。

111S i C i4.测试用异或门、与或门和非门组成的全加器的功能。

全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。

(1).写出用异或门、与或非门和非门实现全加器的逻辑表达式，画出逻辑电路图。

(2).连接电路图，注意“与或非”门中不用的“与门”输入端要接地。

(3).按表2.4记录Si 和Ci 的状态。

1-⊕⊕=i i C B A S ，AB C B A C i i +⊕=-1)(A i S iB i+ C i C i-1四、 1.整理实验数据、图表并对实验结果进行分析讨论。

南昌理工学院实验报告二OO 年月日课程名称数字电路实验名称组合逻辑电路的设计指导教师评定签名【一实验名称】组合逻辑电路的设计【二实验目的】1．掌握各种逻辑门的应用。

2．掌握组合逻辑电路的一般设计步骤。

3．熟悉几种常用的组合逻辑电路。

【三实验原理和内容】一、实验原理组合逻辑电路的设计过程包括：（1）根据要求把一个实际问题转化为逻辑问题。

（2）确定输入变量及输出函数，列出真值表。

（3）进行逻辑化简，得到最简逻辑函数表达式。

（4）画出逻辑图，选择器件构成电路。

（5）检测电路是否正确。

以上几个方面中，第一步最关键，如果题意理解错误，则设计出来的电路就不能符合要求；同时，逻辑函数的化简也是一个重要的环节，通过化简，可以用较少的逻辑门实现相同的逻辑功能，这样一来，就降低成本、节约器件及增加电路可靠性，随着集成电路的发展，化简的意义已经演变成为怎样使电路最佳，所以，设计中必须考虑电路的稳定性，即有无竞争冒险现象，竞争冒险会影响电路的正常工作，如果设计的电路有竞争冒险现象，则需要采用合适的方法予以消除。

常见的中规模组合电路器件很多，本实验主要用小规模门电路来模拟，并验证之。

二、实验内容1．设计一个比较器。

试比较两个两位二进制整数，其中A=A1A0，B=B1B0，（1）当A>B时，F1=1；（2）当A=B时，F2=1；（3）当A<B时，F3=0；2．设计一个密码锁。

设该锁有规定的4位二进制代码A3A2A1A0输入端和一个开锁钥匙信号E的输入端，当E=1（有钥匙插入）且符合设定的密码（设A3A2A1A0=1010）时，允许开锁信号输出Y1=1（开锁），报警信号输出Y2=0；当有钥匙插入但是密码不对时，Y1=0，Y2=1（报警）；当无钥匙插入时，无论密码对否，Y1=Y2=0。

3．设计一个能对4路数据进行任意选择的数据选择器。

设4路数据分别为A1=1，A2=逻辑开关，A3=1Hz脉冲信号，A4=点动脉冲。

【四实验条件】实验设备、软件、材料等。

实验二：组合逻辑电路分析与设计姓名: 夕何【实验目的】1.掌握组合逻辑电路的分析方法，并验证其逻辑功能。

2.掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现之。

3.熟悉示波器的使用。

【实验仪器及器件】【实验过程及结果分析】1.代码转换电路的设计已知4位输入8421码为表1，4位输出循环码如表2表1 BCD码表2 GRAY码D C B A0 0 0 00 0 0 1将表1中ABCD 作为自变量，表2中3G ~0G 各自作为因变量可得到四张真值表，即可得出3G ~0G 各自与ABCD 的逻辑函数式如下D G =3 (1)D C G ⊕=2 (2) C B G ⊕=1 (3)0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 11 0 0 11 0 1 01 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1113G2G1G0G0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 10 1 0 10 1 1 1 0 0 1 1B A G ⊕=0 (4)根据老师要求,将G 2和G 1的逻辑表达式变换为: G 2=((C’D)’(CD’)’)’ (5) G 1=((C’B)’(CB’)’)’ (6)由函数式(1)(5)(6)(4)可得如图（1）所示电路图：图（1）AltiumDesigner 本实验电路图2.实际电路图如图（2）所示图（2）实际电路图测试：将ABCD 分接逻辑开关的各输入端口，3G ~0G 接入“0-1”显示器检测，结果如表 3，实验结果：以10KHz 方波作为计数器的脉冲，一GO 位基准，得到各个端口的输出波形： （1）G0 与G1的波形如图（3）所示，其中上边的波形为G0，下边的波形为G1；（2）G2与G0的波形图如图（4）所示，其中上边为G2，下边为G0图（4）（3）G2与G3波形图对比如图（5）所示，其中上边的波形为G2，下边波形为G3。

实验二利用MSI设计组合逻辑电路【实验目的】1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能和使用方法2.掌握用MSI设计的组合逻辑电路方法【实验仪器】1.数字电路实验箱、数字万用表、示波器2.虚拟器件：74LS00、74LS197、74LS138、74LS151 74LS73 74LS86【实验设计与分析】1.数据分配器（1）由数据分配器真值表分析可知，当D=0时，全线路输出为1，而当D=1时，F0~F7输出与地址端ABC相关，二进制地址值代表的十进制数n刚好为D’，而其他位值为1,’= A’B’C’F即F= (A’B’C’)’同理F1= (A’B’C)’F3= (A’BC)’F4= (A B’C’)’F5= （AB’C)’F6= (ABC’)’F7= (ABC)’Y O = GsS2’S1’S’即Y 0’= (Gs’S2’S1’S’)’同理Y 1’= (Gs’S2’S1’S)’Y 3’= (Gs’S2’S1S)’Y 4’= (Gs’S2S1’S’)’Y 5’=（Gs’S2S1’S)’Y 6’= (Gs’S2S1S’)’Y 7’= (Gs’S2S1S)’显然当Gs=1时， Y’= F(3)对比（2）中不同Gs条件下译码器和数据分配器的真值表可以发现，当另Gs’与数据输入D信号一致，S2~S0作为地址段输入的A B C,两者真值表一致，即使译码器变成了数据分配器。

Gs输入端有3端，令G1为数据D输入，其他两端接低电平。

（4）电路设计(5)仿真波形2.LU(Logic Unit逻辑单元)设计（1）分析LU功能，得出如下真值表利用74LS151实现数据选择，那么无需计算逻辑表达式，无需卡诺图化简（2）16行真值化简为8行真值若用2组74LS151,可联合成16路输出，若只用1组74LS151,则需要把Y的值与其中一个输入变量联合起来12351X 0=X4=S1X6=X7=S1’故简化成了设计（3）根据（1）&（2）的真值表分析，可以发现有4组输入变量，1组输出变量，其中s1通过把数据输入端的值与S1关联而简化，故利用3组变量实现了16组输出结果。