当前位置：文档之家 › 系统架构和存储器映射

系统架构和存储器映射

  • 格式：pdf
  • 大小：1.53 MB
  • 文档页数：32

下载文档原格式

  / 32

合集下载

APM32F103x4x6x8xB 基于 Arm Cortex-M3 内核的 32 位微控制器 用户

APM32F103x4x6x8xB 基于 Arm Cortex-M3 内核的 32 位微控制器 用户

用户手册APM32F103x4x6x8xB基于Arm® Cortex®-M3 内核的32位微控制器版本：V 1.1目录简介及文档描述规则 (7)简介 (7)文档描述规则 (7)系统架构 (10)术语全称、缩写描述 (10)系统架构框图 (10)存储器映射 (11)启动配置 (12)FLASH存储器 (14)术语全称、缩写描述 (14)主要特征 (14)FLASH存储器结构 (14)FLASH存储器功能说明 (15)选项字节寄存器功能描述 (17)FMC寄存器地址映射 (18)FMC寄存器功能描述 (19)复位与时钟管理（RCM） (23)术语全称、缩写描述 (23)复位功能描述 (23)时钟管理功能描述 (25)寄存器地址映射 (31)寄存器功能描述 (31)电源管理单元（PMU） (45)术语全称、缩写描述 (45)简介 (45)结构框图 (45)功能描述 (46)寄存器地址映射 (49)寄存器功能描述 (49)备份寄存器（BAKPR） (52)简介 (52)功能描述 (52)寄存器地址映射 (53)寄存器功能描述 (53)嵌套向量中断控制器（NVIC） (56)术语全称、缩写描述 (56)简介 (56)主要特征 (56)中断和异常向量表 (56)外部中断与事件控制器（EINT） (59)简介 (59)功能描述 (59)寄存器地址映射 (61)寄存器功能描述 (61)直接存储器存取（DMA） (63)术语全称、缩写描述 (63)简介 (63)主要特征 (63)功能描述 (64)寄存器地址映射 (69)寄存器功能描述 (69)调试MCU（DBGMCU） (73)术语全称、缩写描述 (73)简介 (73)主要特征 (73)功能描述 (74)寄存器地址映射 (75)寄存器功能描述 (75)通用输入/输出引脚（GPIO） (78)术语全称、缩写描述 (78)主要特征 (78)结构框图 (79)功能描述 (79)寄存器功能描述 (83)复用功能输入/输出引脚（AFIO） (86)简介 (86)功能描述 (86)寄存器地址映射 (89)寄存器功能描述 (90)定时器概述 (95)术语全称、缩写描述 (95)定时器类别及主要差异 (95)高级定时器（TMR1） (98)简介 (98)主要特征 (98)结构框图 (99)功能描述 (99)寄存器地址映射 (115)寄存器功能描述 (116)通用定时器（TMR2/3/4） (134)简介 (134)主要特征 (134)结构框图 (135)功能描述 (135)寄存器地址映射 (147)寄存器功能描述 (148)看门狗定时器（WDT） (164)简介 (164)独立看门狗定时器（IWDT） (164)窗口看门狗定时器（WWDT） (165)IWDT寄存器地址映射 (167)IWDT寄存器功能描述 (167)WWDT寄存器地址映射 (169)WWDT寄存器功能描述 (169)实时时钟（RTC） (171)术语全称、缩写描述 (171)主要特征 (171)结构框图 (171)功能描述 (171)寄存器地址映射 (172)寄存器功能描述 (173)通用同步异步收发器（USART） (177)术语全称、缩写描述 (177)简介 (177)主要特征 (177)功能描述 (178)寄存器地址映射 (190)寄存器功能描述 (191)内部集成电路接口（I2C） (198)术语全称、缩写描述 (198)简介 (198)主要特征 (198)结构框图 (199)功能描述 (200)寄存器地址映射 (206)寄存器功能描述 (206)内部集成电路接口（I2C3/4） (215)简介 (215)功能描述 (215)寄存器地址映射 (225)寄存器功能描述 (227)串行外设接口（SPI） (246)术语全称、缩写描述 (246)简介 (246)主要特征 (246)功能描述 (247)寄存器地址映射 (257)寄存器功能描述 (257)四线串行外围接口（QSPI） (263)简介 (263)主要特征 (263)功能描述 (263)寄存器地址映射 (270)寄存器功能描述 (271)控制器局域网（CAN） (281)术语全称、缩写描述 (281)简介 (281)主要特性 (281)功能描述 (281)寄存器地址映射 (289)寄存器功能描述 (290)全速USBD接口设备（USBD） (305)简介 (305)功能描述 (305)寄存器地址映射 (305)寄存器功能描述 (306)模数转换器（ADC） (315)术语全称、缩写描述 (315)简介 (316)主要特征 (316)功能描述 (317)寄存器地址映射 (326)寄存器功能描述 (326)循环冗余校验计算单元（CRC） (335)简介 (335)功能描述 (335)寄存器地址映射 (335)寄存器功能描述 (335)浮点运算单元（FPU） (337)简介 (337)功能描述 (337)寄存器地址映射 (340)寄存器功能描述 (340)芯片电子签名 (343)主存储区容量寄存器 (343)96位唯一芯片ID (343)版本历史 (345)简介及文档描述规则简介本用户手册向应用程序开发人员提供关于如何使用MCU（微控制器）系统架构、存储器和外设所涉及的全部信息。

软件体系结构

软件体系结构

7
践者提供设计体系结构更好的方法，以便设计人员相互交流，并可以使 用支持体系结构描述语言的工具来分析案例。 这些内容将在第5 章介绍。 第二类是体系结构领域知识的总结性研究。这一领域关心的是工程 师通过软件实践总结而来各种体系结构原则和模式的分类和阐释。 第三类是针对特定领域的框架 [SEI90,Tra94] 的研究。这类研究产生 了针对一类特殊软件的体系结构框架，比如，航空电子控制系统、移动 机器人、用户界面。这类研究一旦成功，这样的框架便可以被毫不费力 实例化来生产这一领域新的产品。这部分内容将在第 7 章介绍。 第四类是软件体系结构形式化支持的研究。随着新的符号的产生， 以及人们对体系结构设计实践的理解逐步深入，需要用一种严格的形式 化方法刻画软件体系结构及其相关性质。这些内容将在第 5 章介绍。
8
设计或实现中一种特殊的重复出现的问题。例如，Bridge 模式，它为解 决抽象部分和实现部分独立变化的问题提供了一种通用结构。因此，设 计模式更强调直接复用的程序结构。 3. 应用框架（Application Framework） 应用框架是整个或部分系统的可重用设计，表现为一组抽象构件的 集合以及构件实例间交互的方法。可以说，一个框架是一个可复用的设 计构件，它规定了应用的体系结构，阐明了整个设计、协作构件之间的 依赖关系、责任分配和控制流程，表现为一组抽象类以及其实例之间协 作的方法，它为构件复用提供了上下文 (Context) 关系。在很多情况下， 框架通常以构件库的形式出现，但构件库只是框架的一个重要部分。框 架的关键还在于框架内对象间的交互模式和控制流模式 [2]。 设计模式是对在某种环境中反复出现的问题以及解决该问题的方 案的描述，它比框架更抽象；框架可以用代码表示，也能直接执行或复 用，而对模式而言只有实例才能用代码表示；设计模式是比框架更小的 元素，一个框架中往往含有一个或多个设计模式，框架总是针对某一特 定应用领域，但同一模式却可适用于各种不同的应用。体系结构风格描 述了软件系统的整体组织结构，它独立于实际问题。而设计模式和应用 框架更加面向具体问题。 体系结构风格、设计模式和应用框架的概念是从不同的目的和出发 点讨论软件体系结构，它们之间的概念经常互相借鉴和引用。

Cortex-M3_技术介绍

Cortex-M3_技术介绍
Avatar Semiconductor Co.
• ARM微处理器及其发展
ARM微处理器的几个系列：
ARM7系列、ARM9系列、 ARM9E系列、 ARM10E系列、 SecurCore系列、Intel的XScale系列、 Cortex系列。
ARM体系结构的发展：
（1）V1~V3版本； （2）V4T版本； （3）V5版本； （4）V6版本； （5）V7版本。
Avatar Semiconductor Co.
选择ARM处理器，ARM7还是 Cortex-M3
Avatar Semiconductor Co.
决策：
那么，你应该如何做出何种选择呢？ 如果成本是最主要考虑因素，您应该选择Cortex-M3； 如果在低成本的情况下寻求更好的性能和改进功耗，您应 该考虑选用Cortex-M3；特别是如果你的应用是汽车和无 线领域，可以采用Cortex-M3，这也正是Coretex-M3的主 要定位市场。 由于Cortex-M3内核中的多种集成元素以及采Thumb-2 指令集，其开发和调试比ARM7TDMI要简单快捷。 TI的Stellaris系列微控制器如今包含了160多种可以向全 球供货的MCU，包括售价低至1美元的MCU。这个价格一 般只有8bit MCU才能达到。
Avatar Semiconductor Co.
Cortex-M3内核简介一：哈佛架构
Cortex-M3 中央内核基于哈佛架构，指令 和数据各使用一条总线（右图中所示）。与 Cortex-M3不同，ARM7 系列处理器使用冯· 诺 依曼（Von Neumann）架构，指令和数据共用 信号总线以及存储器。由于指令和数据可以从 存储器中同时读取，所以 Cortex-M3 处理器 对多个操作并行执行，加快了应用程序的执行 速度。

嵌入式系统导论复习题

嵌入式系统导论复习题

嵌入式系统导论复习题嵌入式系统导论复习题一填空1、嵌入式系统通常是以应用为中心，以计算机技术为基础，软硬件可裁剪，对功能、体积、功耗等严格要求的专用计算机系统。

2、嵌入式系统的可靠性是嵌入式计算机的生命线。

3、嵌入式系统的基本结构一般可分为硬件和软件，硬件包括嵌入式核心芯片、存储器系统及外部接口，软件包括应用软件、编程接口、嵌入式操作系统和板升级支持包。

4、嵌入式处理器主要包括EMPU、EMCU、EDSP和ESOC。

其中ESOC最大的特点是成功实现了软硬件无缝结合，直接在处理器片内嵌入操作系统的代码模块。

5、目前使用的嵌入式操作系统有好几十种，最常用的是LINUX和WINCE。

6、嵌入式系统的系统级设计方法主要有先硬件后软件设计方法和软硬件协同设计的方法，其中针对单片机的开发是采用先硬件后软件的方法。

7、嵌入式软件可分为系统软件、支撑软件和应用软件三类。

8、嵌入式处理器是嵌入式硬件系统的核心，其种类非常多，常见的有ARM处理器、MIPS处理器和PowerPC处理器。

9、TI公司的TMS320C2XXX系列的DSP可作为MCU进行使用。

10、标准的嵌入式系统架构有两大体系：RISC和CISC，其中RISC架构的处理器包括ARM、MIPS、PowerPC、ARC等，CISC架构为我们所熟知的是INTEL的X86架构、VIA架构和AMD架构。

11、ARM7系列微处理器为32位RISC处理器。

12、国产嵌入式处理器的代表芯片为方舟和龙芯系列处理器。

13、存储器有三个主要特性：速度、容量和价格。

其中寄存器速度最快、价位最高、容量最小；主存用来存放将要参与运行的程序和数据；存取速度和容量介于寄存器和主存之间的为高速缓冲存储器cache。

14、按存储器的作用不同，可分为主存储器、辅助存储器和缓冲存储器，其中RAM和ROM属于主存储器。

15、RAM主要有SRAM和DRAM，常见的RAM容量扩展方法为字长扩展和字数扩展。

ahb的burst映射关系

ahb的burst映射关系

ahb的burst映射关系
AHB（高级高性能总线）是一种用于系统级集成电路（SoC）中
的总线协议，它允许处理器、存储器、外设等组件进行高效的通信。

在AHB总线协议中，burst操作是指一次连续的数据传输，而映射
关系是指将地址映射到特定的设备或存储区域的方式。

在AHB总线中，burst映射关系指的是如何将burst操作中的
地址映射到系统中的特定设备或存储器区域。

这种映射关系通常由
系统设计者根据特定的系统架构和需求来定义和配置。

一般来说，burst映射关系可以通过以下几个方面来解释和理解：
1. 设备地址映射，系统中的不同设备（比如存储器、外设等）
通常会被映射到不同的地址空间中，而burst操作的地址映射关系
就涉及到将burst操作的地址映射到相应的设备地址空间中。

2. 性能优化，通过合理的burst映射关系，可以实现对系统性
能的优化。

比如，将特定的burst操作映射到高速存储器区域，可
以提高数据传输的速度和效率。

3. 冲突和竞争，不恰当的burst映射关系可能导致设备之间的地址冲突和竞争，从而影响系统的稳定性和性能。

因此，合理的burst映射关系设计是系统集成中的重要考虑因素之一。

总的来说，AHB的burst映射关系是系统设计中重要的一环，它涉及到设备地址映射、性能优化和系统稳定性等方面。

合理的burst映射关系设计有助于提高系统的整体性能和可靠性。

在实际应用中，系统设计者需要根据具体的系统架构和需求来合理地配置和优化burst映射关系，以实现最佳的系统性能和稳定性。

单片机课件第二章 ARM体系结构

单片机课件第二章 ARM体系结构

2.5
ARM微处理器指令系统
2.5.1 基本寻址方式
寻址方式是根据指令中给出的地址码字段来实现寻找真实操作数地 址的方式，ARM处理器有9 种基本寻址方式。
1.寄存器寻址
操作数的值在寄存器中，指令中的地址码字段给出的是寄存器编 号，指令执行时直接取出寄存器值操作。
例如指令： MOV R1,R2 SUB R0,R1,R2
11111
系统模式
PC，R14～R0，CPSR（ARM v4及以上版本）
并非所有的模式位组合都能定义一种有效的处理器模式。其他组合的 结果不可预知。
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
2.2 ARM微处理器的寄存器结构
2.2.4 Thumb状态的寄存器集
Thumb 状态的寄存器在ARM 状态的寄存器上的映射


在Thumb状态下，程序计数器PC（Program Counter）使用位[1]选 择另一个半字。ARM处理器在两种工作状态之间可以切换。
Thumb状态：当操作数PSR控制位T为1时，执行BX指令进入Thumb 状态。如果处理器在Thumb状态进入异常，则当异常处理（IRQ、 FIQ、Undef、Abort和SWI）返回时，自动转换到Thumb状态。（异 常都是在ARM 状态中执行） ARM状态：当操作数PSR控制位T为0时，执行BX指令进入ARM状态 ；处理器发生异常（IRQ、FIQ、Reset、Undef、Abort和SWI）。在 此情况下，把PC内容复制到异常模式的链接寄存器中，并且异常处 理将从异常向量地址开始。
sys（系统模式）：运行具有特权的操作系统任务。

und（未定义指令中止模式）：当未定义的指令执行时进入该 模式，可用于支持硬件协处理器的软件仿真。

目前Altera的Cyclone系列低成本FPGA在价格方面极具竞争性

目前A1tera的Cyc1one系列低成本FPGA在价格方面极具竞争性集成了数据通信、本地服务和视频娱乐功能的高端汽车信息娱乐系统需要高性能的可编程处理技术支持，将FPGA协处理器整合进主流汽车信息通讯系统架构是最理想的解决方案。

本文提出了汽车娱乐系统的要求，讨论了主流系统架构，并介绍如何将FPGA协处理器整合进便件和软件架构以满足高性能处理要求、灵活性要求及降低成本的目标。

娱乐电壬正成为豪华汽车之间差异化的主要方面，因而推动了其性能和功能的快速发展。

如何折衷考虑性能、成本和灵活性要求是设计工程师面临的挑战。

高端应用包括卫星收音机、后座娱乐、导航、各种类型的音频回放、语音合成和识别，以及其它新的应用。

汽车娱乐系统用的核心技术与传统的汽车应用有本质的区别。

与汽车电子的其它领域不同，这些娱乐应用是天天要用的，需求也不断在发生变化。

另外，过时的娱乐系统将成为新车销售的主要障碍，并且会影响汽车转售价格和出租价格。

车载娱乐系统的技术要求传统的汽车电子为具有较长巨晶寿命、更宽温度范围和低成本要求的全面标准化推动，车载娱乐系统基本上也要满足这些要求。

设计工程师不但需要设计长寿命的系统，并且要能适应系统功能的快速发展。

这些要求需要很强的灵活性和性能，这是以传统的特定应用标准产品（ASSP）为基础的系统架构所不能提供的。

现在设计的车载娱乐系统的基本架构能够支持平板显示器，通过图形化的人机界面可以显示动态地图和汽车信息。

这些架构周边有高度标准化的微控制盗、各种标准接口以及支持低端图形处理的简单硬件加速器。

这种架构能够以非常低的成本满足汽车市场的中等级娱乐系统要求，也能扩展到高端应用以适合顶级豪华汽车市场要求，视频图像处理和通信是典型的顶级应用例子。

支持这些应用的各种标准包括视频的MPEG2、MPEG4和H.264,以及通信的GSM/EDGE、WCDMA、1XEVDO ＞卫星收音机、卫星电视、数字视频广播和WiFi,这些标准都依赖于不断发展的多种信号处理篁去，这些算法需要特别高的可编程处理性能。

GD32E230开发标准教程【ch04】GPIO与流水灯 PPT课件


本章任务
任务提示： （1）可使用静态变量作为状态计数器，每个数值对应LED的一种状态。 （2）可仿照LEDFlicker 函数编写LEDCounter函数，并在Proc1SecTask函 数中调用LEDCounter函数实现LED编码计数功能。
谢谢观看
GD32E230开发标准教程
实验原理
参数periph为待使能的RCU外设，可取值如表4-23所示。
实验原理
程序架构 本实验的程序架构如图4-15所示，该图简要介绍了程序开始运行后各个函数的执行和调用流程，图中 仅列出了与本实验相关的一部分函数。
03
实验步骤与代码解程； 步骤2：添加LED文件对； 步骤3：完善LED.h文件；
实验原理
本实验涉及的RCU寄存器只有AHB 使能寄存器（RCU_AHBEN），该寄存器的结构、偏移地址和复 位值如图4-14所示。
实验原理
部分位的解释说明如表4-21所示。
实验原理
RCU部分固件库函数 rcu_periph_clock_enable函数的功能是使能总线上相应外设的时钟，具体描述如表4-22所示。
实验步骤与代码解析
步骤4：完善LED.c文件； 步骤5：完善GPIO与流水灯实验应用层； 步骤6：编译及下载验证。
04
本章任务
本章任务
基于GD32E2杏仁派开发板，编写程序实现LED编码计数功能。假设LED 熄灭为0，点亮为1，编写程序通过两个LED实现编码计数功能，初始状 态的LED1和LED2均熄灭（00），第二状态的LED1熄灭、LED2点亮 （01），第三状态的LED1点亮、LED2熄灭（10），第四状态为LED1点 亮、LED2点亮（11），按照“初始状态一第二状态·第三状态一第四状态 一初始状态”循环执行，两个相邻状态之间的间隔为1s。

第7章 S5PV210微处理器简介(2014年4月2日)汇总

•if (TZPCR0SIZE[5](TZPC0) == 1‘b1),全地址范 围在iSRAM中，配置成安全区域；
•if (TZPCR0SIZE(TZPC0) == 6‘b00_0000),这是 在iSRAM（0KB）中的非安全区域；
•if (TZPCR0SIZE(TZPC0) == 6‘b00_0001), 最小 安全区域是4KB；
第7章 S5PV210微处理器简介 2学时
本章主要内容 1、S5PV210 介绍； 2、S5PV210 引脚说明； 3、MEMORY MAP； 4、S5PV210 部分功能模块说明。
1
本章教学要求 了解 S5PV210 微处理器功 能特性，内部构成。
2
7.1 S5PV210
1、 S5PV210 简介
Ball
引脚名称
A1
VSS
A2
XMSMDATA_15
A3
XMSMIRQN
A4
XMSMADVN
A5
XMMC0DATA_1
A6
XMMC1DATA_2
后续略
33
3、引脚具体功能分配
引脚名称
XURXD_0 XUTXD_0 XUCTSN_0 XURTSN_0 XURXD_1 XUTXD_1
说明
SROM Bank 5 OneNAND/NAND Controller
and SFR MP3_SRAM output buffer
IROM
Reserved
IRAM
DMZ ROM
SFR region
备注
27
3、内部存储器地址映射
28
上图说明：
TZPCR0SIZE[5:0](TZPC0); (in TZPC SFR) （1）4K字节块； （2）推荐值: 6‘b00_0000 ~ 6’b10_0000；

微处理器系统结构与嵌入式系统设计教案(mod)

微处理器系统结构与嵌入式系统设计教案(mod)一、课程简介1.1 课程背景随着信息技术的飞速发展，微处理器和嵌入式系统在各个领域得到了广泛应用。

本课程旨在帮助学生了解微处理器系统的基本结构，掌握嵌入式系统设计的方法和技巧，培养学生进行嵌入式系统设计和应用的能力。

1.2 课程目标通过本课程的学习，学生将能够：（1）理解微处理器系统的基本结构及其工作原理；（2）掌握嵌入式系统设计的基本方法和步骤；（3）熟练使用嵌入式系统设计工具和开发环境；（4）具备嵌入式系统应用的能力，为实际工程项目奠定基础。

二、教学内容2.1 微处理器系统结构（1）微处理器的基本概念及其发展历程；（2）微处理器的组成和主要性能指标；（3）冯·诺依曼体系结构与哈佛体系结构的比较；（4）微处理器的内部结构和工作原理。

2.2 指令系统（1）指令的基本概念和分类；（2）指令的操作码和操作数；（3）指令的执行过程；（4）常见的指令系统架构。

2.3 存储系统（1）存储器的基本概念和分类；（2）随机存储器（RAM）和只读存储器（ROM）；（3）存储器层次结构；（4）cache 存储器。

2.4 输入/输出系统（1）输入/输出接口的基本概念；（2）I/O 接口的编址方式和数据传输方式；（3）中断处理机制；（4）直接内存访问（DMA）。

2.5 嵌入式系统设计（1）嵌入式系统的概念及其与通用计算机系统的区别；（2）嵌入式系统的硬件和软件组成；（3）嵌入式系统设计的一般流程；（4）嵌入式系统开发工具和环境。

三、教学方法3.1 讲授通过讲解微处理器系统结构、指令系统、存储系统、输入/输出系统和嵌入式系统设计的相关知识，使学生掌握基本概念、原理和方法。

3.2 实验安排实验课程，让学生亲自动手进行嵌入式系统设计，巩固所学知识，提高实际操作能力。

3.3 讨论与交流组织课堂讨论，引导学生思考和分析实际问题，培养学生的创新能力和团队合作精神。

四、教学评价4.1 考核方式课程考核采用期末考试和平时成绩相结合的方式，其中期末考试占60%，平时成绩占40%。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ITCM RAM DTCM RAM
AHB2 (max 216MHz)
1MB Flash Memory
Encryption Camera Interface USB 2.0 OTG FS
ARM ® 32-bit multi-Axi /AHB bus matrix Arbiter (max 120MHz)
VDD PA3 VSS
STM32F439xxx/437xxx
LQFP100
29 30
PA4 PA5
31 32 33 34 35
PC5 PA6 PA7 PC4 PB0
36 37 38
PB1 PB2 PE7
39
PE8
40 41 42 43 44
PE10 PE11 PE12 PE13 PE9
45
PE14
46
CORTEX M7 CPU+ MPU + FPU 216 MHz
AHBP AHBS
AHB2AXI
320KB SRAM External Memory
Interface with SDRAM
RNG
JTAG/SW Debug ETM
Nested vect IT Ctrl
Quad SPI LCD Controller Chrom-ART USB 2.0 OTG HS Ethernet MAC 10/100, IEEE1588 APB1 Bridge
14
STM32F756x 1MB
SW compatibility
Yes Yes Yes Yes Yes Yes Yes (*) Yes
NA
NA NA
1xQuad SPI +dual flash mode 1xHDMI_CEC 1xSPDIF-RX
NA NA NA
Pinout
WLCSP143,, LQFP144, LQFP176, UFBGA176, LQFP208, BGA216: Fully compatible LQFP100: Not compatible
5
STM32F301 STM32F302 STM32F303 STM32F3x4 STM32F373 STM32F3x8
3
STM32L0x1 STM32L0x2 STM32L0x3 STM32L100 Value line STM32L151/152 STM32L162
3
STM32L476 STM32L486
Cortex-M3 意法半导体 90nm 嵌入式闪
120
180
200
400 MHz FCPU
STM32F7系列框图
ART
8
• 除了100pin的封装外，与F42x系 列引脚兼容 • over-drive 模式下最高可达 216MHz工作频率 • 1MB 片上闪存 • 320KB RAM • FMC带32bitSDRAM接口 • Audio PLL + 串行音频接口 • 100 pins 到 208 pins • 供电范围1.71V-3.6V
5
6
1
增强型系列
4
STM32F030 Value line STM32F0x1 STM32F0x2 STM32F0x8
STM32F2x5 STM32F2x7
STM32F746/756 6
主流系列
STM32F100 Value line STM32F101 STM32F102 STM32F103 STM32F105/107
2
• STM32F7性能 • Boot模式 • 片上闪存(Flash) • 系统配置控制器(SYSCFG) • 复位和时钟控制(RCC) • 电源管理(PWR)
STM32 F7新系列微控制器
世界首个ARM® Cortex®-M7 32位微控制器
7
明智之选
8个产品系列 / 30条产品线
2
STM32F401 STM32F411 STM32F405/415 STM32F407/417 STM32F427/437 STM32F429/439
Cortex-M7
6
2500 2000 CoreMark 1500
608 CoreMark 398 CoreMark
意法半导体下一个 嵌入 式闪存节点
1000 CoreMark
Cortex-M7 意法半导体90nm 嵌入式闪存技术 Cortex-M4 意法半导体90nm 嵌入式闪存技术
Next
1000 500 0
5x 16-bit Timer 2x 32-bit Timer 2x DAC + 2 Timers 2x Watchdog
(independent & window)
Bridge
APB2
3 x 16bit Timer Up to 16 Ext. ITs New peripheral generation / new Features/ more peripheral instances 1x SPI/I2S 3xSPI 2 x USART/LIN
(max 54MHz)
Power Supply
Reg 1.2V
POR/PDR/PVD XTAL oscillators
32KHz + 8~25MHz
1 x Systic Timer DMA
16 Channels
Int. RC oscillators
32KHz + 16MHz
PLL RTC / AWU 4KB backup RAM
超低功耗系列
Cortex-M0 Cortex-M0+
图例: 新
2
Cortex-M3
Cortex-M4
Cortex-M7
产品线数量
7
STM32的2000 CoreMark目标路线
完全兼容STM32 F4，完全再用 STM32生态系统 下一步目标是在下一个技术节点达到2000 CoreMark
2000 CoreMark
31 32 33 34 35
PA7 PC4 PC5 PB0 PB1
36 37 38
PB2 PE7 PE8
39
PE9
40 41 42 43 44
PE11 PE12 PE13 PE10 PE14
45
PE115
46
PB10
47 48 49 50 50
VCAP1 PB11
11
STM32F43x vs STM32F756x
12
STM32F756x 1MB
1.71 ~ 3.6V with VBAT Dedicated VDD_USB 3 Tamper pins 216MHz 1MB
SW compatibility
STM32F43x vs STM32F756x
STM32F4x 2MB
6x SPI ( 2xSPI/I2S) (42Mbit/s fixed data) I2S full duplex 4x USART ( IrDa/mLin/iso) 4xUART New Peripherals generation 1x USB 2.0 FS Device/host/OTG 1x USB 2.0 HS Device/device/host/OTG 2x PWM 16-bit MC timer 2xTim 16bit for DACs 2xTim 32bit / 4ch 2xTim 16bit / 4ch 2xTim 16bit / 2ch 4xTim 16bit / 1ch 1x RTC/AWU Same peripheral with new features 1xSAI 1xDCMI(14-Bit) 1xSD/MMC
PE15
47 48
PB10 PB11
50 49 50
VCAP1 VSS VDD VDD
PC3 VDD VSSA VFREF+ VDDA PA0-WKUP PA1 PA2
18 19 20 21 22 23 24 25 26 27 28
VSS VDD PA4
STM32F756xxx
29 30
PA6 PA5
No
Yes Yes
Yes
Yes
STM32F43x versus STM32F756x
STM32F4x 2MB
16 -Stream DMA 2x CAN 2.0B 1xEthernet Peripheral same as STM32F42xx 1xCrypto/Hash ( with GCM and SHA2) 1xChrom-ARC Accelerator ( DMA2D) 1xLCD-TFT controller 3x ADC12bit/ 0.41µs/24ch 2x DAC 12bit New Peripherals
9
STM32F756xx
LQFP144 LQFP176 LQFP208
TFBGA216 UFBGA176
WLCSP143
STM32F756xx 与STM32F4系列不兼容的封装
10
• 仅LQFP100 封装不兼容.
PC3 VSSA VREF+ VDDA PA0-WKUP PA1 PA2 PA3
18 19 20 21 22 23 24 25 26 27 28
(*): Timer triggers are not compatible
15ቤተ መጻሕፍቲ ባይዱ
STM32F7x6系统架构
智能系统架构，提高处理性能
• STM32 F7拥有两个独立的机制实现零等待执行性能:
13
STM32F756x 1MB
6x SPI (3xSPI/I2S) (45Mbit/s)
SW compatibility
No