下载文档原格式
课程设计任务书学生：专业班级：通信指导教师：工作单位：信息工程学院题目: 数字频率计的设计与实现初始条件：本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等，也可以使用单片机系统构建简易频率计。
用数码管显示频率计数值。
要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周。
2、技术要求：1）设计一个频率计。
要求用4位7段数码管显示待测频率，格式为0000Hz。
2）测量频率围：10~9999Hz。
3）测量信号类型：正弦波、方波和三角波。
4）测量信号幅值：0.5~5V。
5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。
6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。
3、查阅至少5篇参考文献。
按《理工大学课程设计工作规》要求撰写设计报告书。
全文用A4纸打印，图纸应符合绘图规。
时间安排：1、2013年5 月17日，布置课设具体实施计划与课程设计报告格式的要求说明。
2、2013 年 6 月18 日至2013 年6 月22 日，方案选择和电路设计。
3、2013 年6 月22 日至2013 年7 月1 日，电路调试和设计说明书撰写。
4、2013年7月5日，上交课程设计成果及报告，同时进行答辩。
指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (3)1电路的设计思路与原理 (4)1.1电路设计方案的选择 (4)1.1.1方案一：利用单片机制作频率计 (4)1.1.2方案二：利用锁存器与计数器制作频率计 (5)1.1.3方案三：利用定时电路与计数器制作频率计 (6)1.1.4方案确定 (7)1.2 原理及技术指标 (8)1.3 单元电路设计及参数计算 (9)1.3.1时基电路 (9)1.3.2放大整形电路 (10)1.3.3逻辑控制电路 (11)1.3.4计数器 (13)1.3.5锁存器 (15)1.3.6译码电路 (16)2仿真结果及分析 (16)2.1仿真总图 (16)2.2单个元电路仿真图 (17)2.3测试结果 (20)3测试的数据和理论计算的比较分析 (20)4制作与调试中出现的故障、原因及排除方法 (20)4.1故障a (20)4.2故障b (21)4.3故障c (21)4.4故障d (21)4.5故障e (22)5 心得体会 (22)6参考文献 (23)数字频率计设计摘要数字频率计是一种用十进制数字，显示被测信号频率的数字测量仪器。
目录一：摘要二：方案设计与论证三：系统设计原理框图及分析说明四：软件设计技术细节五：硬件原理说明六：测试方法及对结果的分析七：综合设计实验总结八：附录一：摘要频率，即单位时间内物理量变化的次数。
如交流电50Hz意味着在1秒钟内电压规律变化50次。
根据频率的这一定义，容易想到，可以用一个标准时基信号作为“闸门”，当闸门打开（高电平）时计数器对输入脉冲信号计数，所得结果就表明了在闸门打开的时间内输入信号变化的次数。
频率计是常用的测量设备，以频率的数字化测量为基础。
建立和发展起来的各种数字化测量仪器正在取代各种传统的模拟的电工测试仪器和仪表。
数字频率计是用于测量输入信号频率并将测量结果用十进制数显示的测量仪器。
它采用数字电路的设计方法，在一定的测量精度和准确度的要求下实现对方波、脉冲波、正弦信号等频率的测量。
二：方案设计与论证：1：设计的基本要求：测量范围信号：方波、脉冲波幅度：0.5 V ~5V频率：1Hz~1MHz2：设计方法的分析：数字频率计电路模块的设计从测量的角度有以下方法：1）传统方式的频率/周期测量有以下四种实现方法：（1）直接测量法直接测量法是把频率信号经脉冲形成电路后加闸门的一个输入端，只有在闸门开通时间T（以秒计）内，计数脉冲被送到十进制计数器进行计数。
设计数器的值为N，由频率定义可以计算得到被测信号频率为f = N/T经分析，此种测量在低频段的相对测量误差较大。
增大T可以提高测量精度，但在低频段仍不能满足任务要求。
（2）组合法直接测量周期法在低频段精度高。
组合法是指在低频时采用直接测量周期法测量信号的周期，然后换算成频率。
这种方法在一定程度上可以祢补方法（1）的不足，电路实现较为复杂。
（3）倍频法直接测量法在高频段有者很高的精度。
可以把频率测量范围分成多个频段，使用倍频技术，根据频段设置倍频系数将经整形的低频信号进行倍频后再进行测量，高频段则进行直接测量。
（4）直接周期测量法用被测信号经放大整形后形成的方波信号直接控制计门控电路，使主门开放时间等于信号周期，时标为Ts的脉冲在主门开放时间进入计数器。
数字频率计地设计与制作一、任务和目地1、问题引入许多情况下,要对信号地频率进行测量,利用示波器可以粗略测量被测信号地频率,精确测量则要用到数字频率计.2、设计目地：通过本设计与制作项目可以进一步加深我们对数字电路应用技术方面地了解与认识,进一步熟悉数字电路系统设计、制作与调试地方法和步骤.3、设计要求：设计并制作出一种数字频率计,其技术指标如下：（1）频率测量范围：10～9999Hz.（2）输入电压幅度>300mV.（3）输入信号波形：任意周期信号.（4）显示位数：4位.（5）电源：220V、50Hz二、方法和步骤1、设计内容（1）数字频率计地基本原理数字频率计地主要功能是测量周期信号地频率.频率是单位时间（1S）内信号发生周期变化地次数.如果我们能在给定地1S时间内对信号波形计数,并将计数结果显示出来,就能读取被测信号地频率.数字频率计首先必须获得相对稳定与准确地时间,同时将被测信号转换成幅度与波形均能被数字电路识别地脉冲信号,然后通过计数器计算这一段时间间隔内地脉冲个数,将其换算后显示出来.这就是数字频率计地基本原理.（2）系统框图从数字频率计地基本原理出发,根据设计要求,得到如图2.1所示地电路框图.图2.1数字频率计框图下面介绍框图中各部分地功能及实现方法○1电源与整流稳压电路框图中地电源采用50Hz地交流市电.市电被降压、整流、稳压后为整个系统提供直流电源.系统对电源地要求不高,可以采用串联式稳压电源电路来实现.○2全波整流与波形整形电路本频率计采用市电频率作为标准频率,以获得稳定地基准时间.按国家标准,市电地频率漂移不能超过0.5Hz,即在1％地范围内.用它作普通频率计地基准信号完全能满足系统地要求.全波整流电路首先对50Hz交流市电进行全波整流,得到如图2.2（a）所示100Hz地全波整流波形.波形整形电路对100Hz信号进行整形,使之成为如图2.2(b)所示100Hz地矩形波.图2.2全波整流与波形整形电路地输出波形波形整形可以采用过零触发电路将全波整流波形变为矩形波,也可采用施密特触发器进行整形.○3分频器分频器地作用是为了获得1S地标准时间.电路首先对图2.2所示地100Hz信号进行100分频得到如图2.3（a）所示周期为1S地脉冲信号.然后再进行二分频得到如图2.3（b）所示占空比为50％脉冲宽度为1S地方波信号,由此获得测量频率地基准时间.利用此信号去打开与关闭控制门,可以获得在1S时间内通过控制门地被测脉冲地数目.图2.3分频器地输出波形分频器可以采用由计数器通过计数获得.二分频可以采用触发器来实现.○4信号放大、波形整形电路为了能测量不同电平值与波形地周期信号地频率,必须对被测信号进行放大与整形处理,使之成为能被计数器有效识别地脉冲信号.信号放大与波形整形电路地作用即在于此.信号放大可以采用一般地运算放大电路,波形整形可以采用施密特触发器.○5控制门控制门用于控制输入脉冲是否送计数器计数.它地一个输入端接标准秒信号,一个输入端接被测脉冲.控制门可以用与门或或门来实现.当采用与门时,秒信号为正时进行计数,当采用或门时,秒信号为负时进行计数.○6计数器计数器地作用是对输入脉冲计数.根据设计要求,最高测量频率为9999Hz,应采用4位十进制计数器.可以选用现成地10进制集成计数器.○7锁存器在确定地时间（1S）内计数器地计数结果（被测信号频率）必须经锁定后才能获得稳定地显示值.锁存器地作用是通过触发脉冲控制,将测得地数据寄存起来,送显示译码器.锁存器可以采用一般地8位并行输入寄存器,为使数据稳定,最好采用边沿触发方式地器件.○8显示译码器与数码管显示译码器地作用是把用BCD码表示地10进制数转换成能驱动数码管正常显示地段信号,以获得数字显示.选用显示译码器时其输出方式必须与数码管匹配.（3）实际电路根据系统框图,设计出地电路如图2.4所示.7414组成非对称多谐振荡器,产生100Hz标准信号,对100Hz信号地分频得到1Hz信号,这里采用7位二进制计数器74HC4024组成100进制计数器来实现.计数脉冲下降沿有效.在74HC4024地Q7、Q6、Q3端通过与门加入反馈清零信号,当计数器输出为二进制数1100100（十进制数为100）时,计数器异步清零.实现100进制计数.为了获得稳定地分频输出,清零信号与输入脉冲“与”后再清零,使分频输出脉冲在计数脉冲为低电平时保持一段时间（10mS）为高电平.电路中采用双JK触发器74HC109中地一个触发器组成触发器,它将分频输出脉冲整形为脉宽为1S、周期为2S地方波.从触发器Q端输出地信号加至控制门,确保计数器只在1S地时间内计数.从触发器端输出地信号作为数据寄存器地锁存信号被测信号通过741组成地运算放大器放大20倍后送施密特触发器整形,得到能被计数器有效识别地矩形波输出,通过由74HC11组成地控制门送计数器计数.为了防止输入信号太强损坏集成运放,可以在运放地输入端并接两个保护二极管.图2.4数字频率计电路图频率计数器由两块双十进制计数器74HC4511组成,最大计数值为9999Hz.由于计数器受控制门控制,每次计数只在JK触发器Q端为高电平时进行.当JK触发器Q端跳变至低电平时,端地由低电平向高电平跳变,此时,8D锁存器74HC374（上升沿有效）将计数器地输出数据锁存起来送显示译码器.计数结果被锁存以后,即可对计数器清零.由于74HC4518为异步高电平清零,所以将JK触发器地同100Hz脉冲信号“与”后地输出信号作为计数器地清零脉冲.由此保证清零是在数据被有效锁存一段时间（10mS）以后再进行.显示译码器采用与共阴数码管匹配地CMOS电路74HC4511,4个数码管采用共阴方式,以显示4位频率数字,满足测量最高频率为9999Hz地要求.2、方法与步骤（1）器件检测用数字集成电路检测仪对所要用地IC进行检测,以确定每个器件完好.如有兴趣,也可对LED数码管进行检测,检测方法由自己确定.（2）电路连接在自制电路板上将IC插座及各种器件焊接好；装配时,先焊接IC等小器件,最后固定并焊接变压器等大器件.电路连接完毕后,先不插IC.（3）电源测试将与变压器连接地电源插头插入220V电源,用万用表检测稳压电源地输出电压.输出电压地正常值应为＋5V.如果输出电压不对,应仔细检查相关电路,消除故障.稳压电源输出正常后,接着用示波器检测产生基准时间地全波整流电路输出波形.正常情况应观测到如图2.2(a)所示波形.（4）基准时间检测关闭电源后,插上全部IC.依次用示波器检测由U1(74HC4024)与U3A组成地基准时间计数器与由U2A组成地触发器地输出波形,并与图2.3所示波形对照.如无输出波形或波形形状不对,则应对U1、U3,U2各引脚地电平或信号波形进行检测,消除故障.（5）输入检测信号从被测信号输入端输入幅值在1V左右频率为1KHz左右地正弦信号,如果电路正常,数码管可以显示被测信号地频率.如果数码管没有显示,或显示值明显偏离输入信号频率,则作进一步检测.（6）输入放大与整形电路检测用示波器观测整形电路U1A(74HC14)地输出波形,正常情况下,可以观测到与输入频率一致、信号幅值为5V左右地矩形波.如观测不到输出波形,或观测到地波形形状与幅值不对,则应检测这一部分电路,消除故障.如该部分电路正常,或消除故障后频率计仍不能正常工作,则检测控制门.（7）控制门检测检测控制门U3C(74HC11)输出信号波形,正常时,每间隔1S时间,可以在荧屏上观测到被测信号地矩形波.如观测不到波形,则应检测控制门地两个输入端地信号是否正常,并通过进一步地检测找到故障电路,消除故障.如电路正常,或消除故障后频率计仍不能正常工作,则检测计数器电路.（8）计数器电路地检测依次检测4个计数器74HC4518时钟端地输入波形,正常时,相邻计数器时钟端地波形频率依次相差10倍.如频率关系不一致或波形不正常,则应对计数器和反馈门地各引脚电平与波形进行检测.正常情况各电平值或波形应与电路中给出地状态一致.通过检测与分析找出原因,消除故障.如电路正常,或消除故障后频率计仍不能正常工作,则检测锁存器电路.（9）锁存电路地检测依次检测74HC374锁存器各引脚地电平与波形.正常情况各电平值应与电路中给出地状态一致.其中,第11脚地电平每隔1S钟跳变一次.如不正常,则应检查电路,消除故障.如电路正常,或消除故障后频率计仍不能正常工作,则检测锁存器电路.（10）显示译码电路与数码管显示电路地检测检测显示译码器74HC4511各控制端与电源端引脚地电平,同时检测数码管各段对应引脚地电平及公共端地电平.通过检测与分析找出故障.三、项目验收1．把作品包装成一个简易产品；2．重新测试逻辑功能,看是否正常；3．启动电路,检查运行情况；4．提供用户使用；5．老师评价.。
基于FPGA的多功能频率计的设计目录摘要 (3)Abstract (4)第一章绪论 (5)1.1 研究背景及意义 (5)1.2 论文的研究内容及结构安排 (5)第二章频率测量原理概述 (7)2.1 开发平台及FPGA/CPLD简介 (7)2.1.1 Quartus II简介 (7)2.1.2 FPGA/CPLD简介 (7)2.2 数字频率计工作原理概述 (8)2.3 测频方法及误差分析 (10)2.3.1 常用测频方案 (10)2.3.2 等精度测频原理 (11)2.3.3 误差分析 (12)2.4 本章小结 (13)第三章等精度频率计的系统设计与功能仿真 (14)3.1 系统的总体设计 (14)3.2 信号源模块 (16)3.2.1 预分频 (16)3.2.2 分频模块 (17)3.3 按键控制模块 (19)3.4 测频控制信号模块 (20)3.5 锁存器 (21)3.6 计数器模块 (22)3.7 周期模块 (23)3.8 显示模块 (26)3.8.1 数据选择器 (26)3.8.2 数码管显示驱动 (26)3.9 本章小结 (27)第四章总体设计验证 (28)第五章总结与展望 (29)致谢 (30)参考文献 (32)附录文献翻译 (33)英文文献1 (33)英文文献2 (37)译文1 频率调制 (39)译文2 振幅键控 (43)摘要数字频率计是一种基本的测量仪器。
本设计根据等精度的测量原理进行设计，克服了传统的频率计的测量精度随被测信号频率的变动而改变的缺点。
等精度的测量方法在具有较高测量精度的同时，在整个频率区域保持有恒定的测试精度。
本文论述了利用FPGA/CPLD进行频率测量技术，设计了一个8位数字显示的等精度频率计。
它采用Verilog/VHDL硬件描述语言编写程序，在Quartus II软件开发集成环境下进行仿真，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程。
软件设计模块分为被测信号、频率测量、周期测量、数码管显示共四个模块。
实验16 数字频率计的设计和实验一、实验目的1. 掌握数字频率计的组成原理。
2. 掌握数字频率计的设计、组装与调试。
3. 学习集成电路合理选择与使用。
二、设计任务和要求设计一个4 位的数字频率计，设计要求如下：1. 4 位十进制数字显示。
2. 测试范围为1 Hz~100kHz。
3. 闸门时间: 1mS, 10mS，0.1S，1S 可手动选择。
4. 量程分为四档：×1000，×100, ×10, ×1。
三、实验原理在模拟和数字电路实验中，经常要用到数字频率计。
数字频率计实际上就是一个脉冲计数器，用来记录1 秒内通过闸门的脉冲个数。
通常频率计是由输入整形电路、时钟振荡电路、分频器、量程选择开关、计数器、锁存器和显示器等组成。
图2.16.1 为数字频率计的原理框图。
在图2.16.1 中，由于计数脉冲信号必须为方波信号，所以要用施密特电路对输入波形进图 2.16.1 数字频率计的组成框图行整形，分频器输出的信号必须满足闸门时间要求。
例如闸门时间为1 秒时，这个秒脉冲加到与门上，就能检测到待测信号在 1 秒内通过与门的个数。
脉冲个数由计数器计数，由七段显示器显示频率的单位应为 Hz 。
又例如闸门时间为 1mS 时，显示频率的单位应该为 kHz 。
数字频率计各级的波形图 2.16.2 所示，设待测信号 A 的周期为Ｔx ，闸门时间为Ｔ。
当门控信号 B 为高电平时，它和被测信号 A 相与后通过闸门，形成计数脉冲信号 C ，直到门控信号结束，闸门关闭，计数停止。
单稳 1 的输出信号 D 送到锁存器的使能端，锁存器将计数结果锁存，并送到译码显示电路。
计数器停止计数后，在单稳 2 的暂态输出E 的作用下将计数器清零。
等到当门控信号 B 再次变为高电平时，开始下次计数。
若在闸门时间 Ｔ 内计数器的计数值为Ｎ，则被测频率ｆx 为：ｆx = Ｎ /Ｔ为了准确地测量频率，应满足Ｔ>>Ｔx 。
数字频率计设计报告数字频率计设计报告一、设计目标本次设计的数字频率计旨在实现对输入信号的准确频率测量，同时具备操作简单、稳定性好、误差小等特点。
设计的主要目标是实现以下功能：1. 测量频率范围：1Hz至10MHz；2. 测量精度：±0.1%；3. 具有数据保持功能，可在断电情况下保存测量结果；4. 具有报警功能，可设置上下限；5. 使用微处理器进行控制和数据处理。
二、系统概述数字频率计系统主要由以下几个部分组成：1. 输入信号处理单元：用于将输入信号进行缓冲、滤波和整形，以便于微处理器进行准确处理；2. 计数器单元：用于对输入信号的周期进行计数，并通过微处理器进行处理，以得到准确的频率值；3. 数据存储单元：用于存储测量结果和设置参数；4. 人机交互单元：用于设置参数、显示测量结果和接收用户输入。
三、电路原理数字频率计的电路原理主要包括以下步骤：1. 输入信号处理：输入信号首先进入缓冲器进行缓冲，然后通过低通滤波器进行滤波，去除高频噪声。
滤波后的信号通过整形电路进行整形，以便于微处理器进行计数。
2. 计数器单元：整形后的信号输入到计数器，计数器对信号的周期进行计数。
计数器的精度直接影响测量结果的精度，因此需要选择高精度的计数器。
3. 数据存储单元：测量结果和设置参数通过微处理器进行处理后，存储在数据存储单元中。
数据存储单元一般采用EEPROM或者Flash 存储器。
4. 人机交互单元：人机交互单元包括显示屏和按键。
用户通过按键设置参数和查看测量结果。
显示屏用于显示测量结果和设置参数。
四、元器件选择根据系统设计和电路原理，以下是一些关键元器件的选择：1. 缓冲器：采用高性能的运算放大器，如OPA657；2. 低通滤波器：采用一阶无源低通滤波器，滤波器截止频率为10kHz；3. 整形电路：采用比较器，如LM393；4. 计数器：采用16位计数器，如TLC2543；5. 数据存储单元：采用EEPROM或Flash存储器，如24LC64；6. 显示屏：采用带ST7565驱动的段式液晶显示屏，如ST7565R。
基于VHDL的多功能数字频率计的设计
随着科技的不断发展，数字频率计作为一种重要的测量仪器在工程领域中得到广泛应用。
本文将介绍一种。
该数字频率计采用VHDL语言进行设计，具有多功能的特点。
首先，该频率计具备高精度的频率测量功能。
通过采用精确的计数方法和高速时钟，能够准确地测量输入信号的频率。
同时，该频率计还具备宽频率范围的测量能力，能够适应不同频率信号的测量需求。
其次，该频率计还具备多种显示方式的功能。
通过设计多种显示模式，用户可以选择不同的显示方式来满足自己的需求。
例如，可以选择数码管显示、LCD显示或者LED显示等方式来显示测量结果。
这样，用户可以根据具体场景和需求选择最合适的显示方式。
此外，该频率计还具备多种触发方式的功能。
通过设计多种触发模式，用户可以选择不同的触发方式来满足自己的需求。
例如，可以选择外部触发、内部触发或者自动触发等方式来触发测量。
这样，用户可以根据具体实验需求选择最合适的触发方式。
最后，该频率计还具备数据存储和传输的功能。
通过设计存储器和通信接口，可以将测量结果存储起来或者传输给其他设备
进行进一步处理。
这样，用户可以方便地保存和分享测量数据，提高工作效率。
综上所述，基于VHDL的多功能数字频率计的设计具有高精度、宽频率范围、多种显示方式、多种触发方式以及数据存储和传输等功能。
该频率计在工程领域中具有重要的应用价值，可以满足不同场景和需求的频率测量需求。
随着科技的不断进步，相信该频率计的设计将能够为工程领域的发展做出积极贡献。
基于FPGA和单片机的多功能等精度频率计设计摘要基于传统测频原理的频率计的测量精度将随着被测信号频率的下降而降低，在实用中有很大的局限性，而等精度频率计不但有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。
运用等精度测量原理，结合单片机技术设计了一种数字频率计，由于采用了屏蔽驱动电路及数字均值滤波等技术措施，因而能在较宽定的频率范围和幅度范围内对频率，周期，脉宽，占空比等参数进行测量，并可通过调整闸门时间预置测量精度。
选取的这种综合测量法作为数字频率计的测量算法，提出了基于FPGA 的数字频率计的设计方案。
给出了该设计方案的实际测量效果，证明该设计方案切实可行，能达到较高的频率测量精度。
关键词等精度测量，单片机，频率计，闸门时间，FPGAABSTRACTAlong with is measured based on the traditional frequency measurement principle frequency meter measuring accuracy the signalling frequency the drop but to reduce, in is practical has the very big limitation, but and so on the precision frequency meter not only has teaches the high measuring accuracy, moreover maintains the constant test precision in the entire frequency measurement region. Using and so on the precision survey principle, unified the monolithic integrated circuit technical design one kind of numeral frequency meter, because has used the shield actuation electric circuit and technical measure and so on digital average value filter, thus could in compared in the frequency range and the scope scope which the width decided to the frequency, the cycle, the pulse width, occupied parameter and so on spatial ratio carries on the survey, and might through the adjustment strobe time initialization measuring accuracy. Selection this kind of synthesis measured the mensuration took the digital frequency meter the survey algorithm, proposed based on the FPGA digital frequency meter design proposal. Has produced this design proposal actual survey effect, proved this design proposal is practical and feasible, can achieve the high frequency measurement precisionKeywords Precision survey, microcontroller, frequency meter, strobe time，field programmable gate array1 绪论测量频率是电子测量技术中最常见的测量之一。
基于FPGA的多功能频率计的设计与实现频率是电信号中重要的物理量，在电子、通信系统中，信号的频率稳定度决定了整个系统的性能，准确测量信号的频率是系统设计的重要内容。
单片机广泛地应用于电子系统设计，其性价比高，大量的外围接口电路，使基于单片机的电子系统设计方便，周期缩短。
然而，单片机的串行工作特点决定了它的低速性和程序跑飞，另外还存在抗干扰能力不强等缺点。
EDA(Electronic Design Automation)技术以计算机为工具，在Quartus II 软件平台上，对以硬件描述语言Verilog HDL/VHDL 为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、综合及优化、逻辑仿真，直至对特定目标芯片的适配、编译、逻辑映射和编程下载等工作，FPGA 是纯硬件结构，具有较强的抗干扰能力。
文中在FPGA 芯片中嵌入MC8051 IP Core，作为控制核心，利用Verilog HDL 语言进行编程，设计了以MC8051 IPCore 为核心的控制模块、计数模块、锁存模块和LCD 显示模块等模块电路，采用等精度测量法，实现了频率的自动测量，测量范围为0.1 Hz～50 MHz，测量误差小于0.01%。
1 8051IP(Intelligent Property)软核8051 单片机是以由VQM 原码(Verilog Quartus Mapping File)表达的，在QuartusII 环境下能与VHDL、Verilog HDL 等其他硬件描述语言混合编译综合，并在单片FPGA 中实现全部硬件系统。
MC8051 单片机核含有8 位复杂指令CPU，存储器采用哈佛结构，其结构框图如图1 所示。
MC8051 的指令系统与8051/2、8031/2 等完全兼容，硬件部分也基本相同，例如可接64KB 外部存储器，可接256 字节内部数据RAM，含两个16 位定时/。
学校代码：11059学号：0805070211Hefei University毕业论文（设计）BACH ELOR DISSERTATION论文题目：多功能频率计的设计与实现学位类别：工学学士年级专业：通信工程（1）班作者姓名：李杨导师姓名：查长军完成时间：2012年5月2日多功能频率计的设计与实现中文摘要和以往的传统设计相比，利用EDA技术设计的频率计，具有硬件电路简捷，集成度高，性能稳定的优点。
这种设计方法效率高，风格灵活，体现了现代电子电路设计的先进思想。
由于具备这些优点，EDA 技术必将在新的世纪有着无限广阔的发展前景。
本文所介绍的频率计设计就是基于EDA技术的，本设计基于FPGA 试验箱，利用VHDL硬件描述性语言设计出各个功能模块，再利用EDA 工具Quartus II软件对程序进行功能仿真，利用VHDL硬件描述性语言设计出各个功能模块，再利用EDA工具Quartus II软件对程序进行功能仿真，修改，直至编译成功为止。
然后按照标准流程对其进行引脚锁定，编译下载到试验箱上，进行最终的结果检测。
关键词:频率计；EDA技术； VHDL；FPGAMulti function design and Realization of frequency meterAbstractCompared to the traditional design ，Using EDA technology to design the frequency meter, has simple hardware circuit, high integration degree, stable property. This design method has the advantages of high efficiency, flexible styles, embodies the modern electronic circuit design of advanced thinking.Because of these advantages, EDA will be in the new century have infinite and wide development prospect. This paper introduces the frequency meter design is based on EDA technology,The design is based on FPGA test box,The use of VHDL hardware description language to design each function module, then the use of EDA tools in Quartus II software for process simulation Until the compiler success so far.Then in accordance with the standard procedures of the locking pin, compiled and downloaded to the chamber, the final results for the detection of.Keywords:Frequency meter; EDA Technology;VHDL; FPGA目录第一章前言 (6)1.1背景介绍 (7)1.2选题意义 (7)第二章EDA技术的设计概述 (8)2.1 EDA技术简介 (8)2.2 FPGA简介 (8)2.3 VHDL简介 (9)2.3.1 VHDL 硬件描述性语言 (9)2.3.2 VHDL 语言程序的基本结构 (9)2.3.3 VHDL语言的语法 (10)2.4 Quartus II软件介绍 (11)2.4.1 概述 (11)2.4.2 EDA基于 Quartus II的设计流程 (11)第三章频率计的设计方法 (14)3.1频率计的基本设计原理 (14)3.2频率计采用EDA方法 (14)3.3频率计的设计方法 (15)3.3.1 频率计的设计要求 (15)3.3.2 同步测周期频率计的原理（即测频原理） (16)3.3.3 设计模块的划分 (16)第四章数字频率计的具体设计 (19)4.1 功能模块设计 (19)4.1.1 分频模块设计 (19)4.1.2 计数模块设计 (19)4.1.3 状态机模块的设计 (21)4.1.4 同步整形模块设计 (23)4.1.5 锁存模块设计 (24)4.1.6 译码显示模块设计 (25)4.2顶层模块原理图设计 (26)第五章下载测试及结果分析 (27)5.1 下载测试 (27)5.2 结果分析 (28)第六章总结 (32)参考文献 (33)致谢 (34)附录 (35)第一章前言在信息技术高度发展的今天，电子系统数字化已成为有目共睹的趋势。
近年来，随着科学技术的迅猛发展，人们生活水平以及物质水平的逐步提高，对电子产品的要求也越来越高，各行各业的竞争也逐渐激烈。
其中EDA技术也取得了很大的成就！EDA（Electronic Design Automation）即电子设计自动化。
EDA 技术是现代电子工程领域的一门新技术，是一种以计算机为基本工作平台,利用计算机图形学、拓扑逻辑学、计算数学以及人工智能学等多种计算机应用科学的最新成果而开发出来的一整套软件工具。
它主要采用自顶向下的设计方法,并用VHDL等硬件描述语言对高层次的系统行为进行描述,最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表,其对应的物理实现级可以是印刷电路板或专用集成电路ASIC。
20世纪末，信息技术、电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的大大提高。
现代电子设计技术的核心是EDA技术。
就是依赖功能强大的计算机，使设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA 软件来完成对系统硬件功能的实现。
在这样的背景下，传统的电子电路的设计方法发生了革命性的变化。
在现代高新电子产品的设计和生产中，微电子技术和现代电子设计技术是相互促进、相互推动又相互制约的两个技术环节。
微电子技术代表了物理层在广度和深度上硬件电路实现的发展，现代电子设计技术则反映了现代先进的电子理论、电子技术、仿真技术、设计工艺和设计技术与最新的计算机软件技术有机的融合和升华。
EDA技术应用是这二者的结合，是这两个技术领域共同孕育的奇葩。
在学习一门技术之前我们往往从它的编程语言开始，如同学习单片机一样，我们从C语言开始入门。
学习FPGA也是如此，FPGA的编程语言有两种：VHDL 和Verilog。
作为在校大学生，我们现在学习了VHDL语言，通过两年的学习，我们掌握了VHDL各方面的技术要点，已能熟练运用到编程中去，其运用起来也很方便，能灵活实现各种电路功能。
此外还锻炼了我们良好的逻辑思维，因此在做FPGA数字频率的设计必须对VHDL语言有良好的掌握。
1.1背景介绍现代EDA技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力。
以VHDL语言为代表的硬件描述语言是各种描述方法中最能体现EDA优越性的描述方法，并于1984年被IEEE确定为标准化的硬件描述语言。
它有强大的行为描述能力和多层次的仿真模拟，程序结构规范，VHDL综合器性能日益完善，设计效率较高。
用EDA技术设计频率计，采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在QuartusII仿真平台上编译、仿真、调试，并下载到FPGA芯片上测量信号的频率，在传统意义的设计上实现一些突破。
EDA技术在硬件实现方面融合了大规模集成电路制造技术、IC版图设计、ASIC 测试和封装、FPGA（Field Programmable Gate Array）/CPLD（Complex Programmable Logic Device）编程下载和自动测试等技术；而在现代电子学方面则容纳了更多的内容，如电子线路设计理论、数字信号处理技术、数字系统建模和优化技术及长线技术理论等。
因此，EDA技术为现代电子理论和设计的表达与实现提供了可能性。
正因为EDA技术丰富的内容以及与电子技术各学科领域的相关性，其发展的历程同大规模集成电路设计技术、计算机辅助工程、可编程逻辑器件，以及电子设计技术和工艺的发展是同步的【1-3】。
1.2选题意义数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL 语言。
将使整个系统大大简化。
提高整体的性能和可靠性。
EDA技术可以把具有控制功能的各个模块程序下载在一块芯片上。
以往的频率计测量范围都是有限的，为测量不同频率的信号都要专门的设计某一部分电路，这样很麻烦。
我们采用EDA技术可以通过修改程序来达到改变测量范围的目的【4】。
第二章EDA技术的设计概述2.1 EDA技术简介EDA（Electronic Design Automation）即电子设计自动化。
EDA技术指的是以计算机硬件和系统软件为基本工作平台，以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统设计的主要表达方式，自动完成集成电子系统设计的一门新技术。
EDA旨在帮助电子设计工程师在计算机上完成电路的各种设计，使得硬件设计如同软件设计一样方便快捷，为数字系统设计带来了极大的灵活性。
与早期的电子CAD软件相比，EDA软件的自动化程度更高，功能更完善，运行速度更快，而且操作界面友好，有良好的数据开放性、互换性和兼容性。
因此，EDA技术很快在世界各地的电子电路设计领域得到了广泛应用，并已成为新一代电子技术发展的重要方向[11]。
2.2 FPGA简介FPGA是英文Field Programmable Gate Arry的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA芯片都是特殊的ASIC芯片，除了具有ASIC的特点之外，还具有以下3个优点。
（1）随着超大规模集成电路（VLSI，Very Large Scale IC）工艺的不断提高，单一芯片内部可以容纳上百万个晶体管，FPGA／CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万门，它所能实现的功能也越来越强，同时也可以实现系统集成。
