数字下变频仿真

格式：docx
大小：228.62 KB
文档页数：6

下载文档原格式

数字下变频FPGA实现

I
时钟重
配置
I_W
S W
Q 2选1 I_N BUS
MUX
多相滤波结
2
构的宽带滤 Q_W 选
M c
I Q_N
波器
1B
中频
IT
S
AD 信号
C
6645
NCO Q H
BP U 接口输
S
出
开关
S
配置
至
FPGA EP2S60F672C4
I Q
I_N W
窄带滤
I
波器组 Q_N T
C
I_N Q_N
M 参数 U DDC X 参数
…
−2π −π −ω1 0 ω1 π 2π ω
(a)下变频前实信号频谱
X (e jω )
−ω1 0
ω
(b)复本振信号频谱
X (e jω )
A
…
…
−2ω1 0 2ω1
ω
(c)混频后的信号频谱
图 4 数字下变频完成的频谱搬移
2) 数字下变频器两种典型结构
a) 传统窄带数字下变频结构
图 5 传统窄带数字下变频结构
本系统的数据流程如图 1 所示，A/D 采样的中频模拟信号输出至 FPGA， FPGA 中的 VB-DDC 将中频信号下变频至基带，再通过 McBSP 接口将基带信号传给 DSP 进行解调、功率谱估计等数字信号处理，最后 DSP 再将结果通过以太网送至上位机 PC 进行显示。同时，VB-DDC 可通过 McBSP 接口接受上位机 PC 传来的配置参数，实现 DDC 的动态配置。
Receivers. The Variable-Bandwidth Digital Down-Converter (VB-DDC) ,which is suitable for Wideband Digital Receiver, is implemented in FPGA chip Stratix II EP2S60F672C4. The VB-DDC combines the advantages of traditional digital down-conversion architectures and poly-phase filter architectures, realizes efficient high-speed processing for input IF signal, and could configure the bandwidth of signal processing flexibly in a large range. Hardware test result shows the effectiveness of this design.

数字下变频电路的FPGA实现

数字下变频电路的FPGA实现随着数字化时代的到来，数字信号处理技术已经成为了许多领域中不可或缺的一部分。

其中，数字下变频技术是一种非常重要的数字信号处理技术，被广泛应用于雷达、通信、音频处理等领域。

本文将介绍数字下变频电路的FPGA实现。

数字下变频电路的基本原理数字下变频电路的基本原理是将输入信号进行混频，将高频信号转换为低频信号，并对低频信号进行采样和滤波，得到一个纯净的低频信号。

数字下变频电路通常由数字信号处理器、数字乘法器和数字低通滤波器等组成。

FPGA实现数字下变频电路的优势 FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，能够根据需要实现各种数字电路。

与传统的数字信号处理芯片相比，FPGA具有以下优势：高速并行处理能力：FPGA内部具有大量的可编程逻辑器件，可以实现高速并行处理，提高处理速度和效率。

灵活性：FPGA可以通过重新编程实现不同的数字电路，方便灵活，可以快速适应不同的应用场景。

可靠性：FPGA内部具有严格的质量保证措施，保证了数字电路的可靠性和稳定性。

设计数字下变频电路的算法：根据具体应用场景和要求，利用MATLAB 等软件设计数字下变频电路的算法。

将算法转换为硬件描述语言：将设计的数字下变频电路算法转换为硬件描述语言（如VHDL或Verilog），并利用EDA工具进行仿真和验证。

将硬件描述语言编译成二进制文件：将生成的硬件描述语言编译成二进制文件，以便在FPGA上实现。

将二进制文件下载到FPGA中：将生成的二进制文件下载到FPGA中，通过调试和测试，最终实现数字下变频电路。

结论数字下变频电路的FPGA实现具有高速并行处理能力、灵活性和可靠性等优势，已经被广泛应用于雷达、通信、音频处理等领域。

通过设计算法、转换为硬件描述语言、编译成二进制文件以及下载到FPGA中等步骤，可以实现数字下变频电路的高效、快速和可靠实现。

数字下变频电路是一种重要的信号处理单元，它在通信、雷达、电子对抗等领域有着广泛的应用。

实验六基于Multisim8的简易数字频率计仿真

闸门
门控
B 放大整形
S2
1000Tx
1Tx
10Tx 100Tx
÷10
÷10
计数锁存译码显示系统
÷10
四、实验参考电路
（1）控制时序产生电路
图4.8.5 是由秒脉冲发生器（可由晶体振荡器和多级分频器组成）和可重触发单稳态74LS123 组成
的控制时序产生电路。秒脉冲发生器产生脉冲宽度为的定时脉冲，74LS123单稳态电路产生锁存和清零脉冲。（仿真软件Multisim 8的元件库中，没有 74LS123单稳态电路，可用555定时器组成单稳态电路）。 5V
4. 闸门电路
闸门电路由与门组成，该电路有两个输入端和一个输出端，输入端的一端，接门控信号，另一端接整形后的被测方波信号。闸门是否开通，受门控信号的控制，当门控信号为高电平“1”时，闸门开启；而门控信号为低电平“0”时，闸门关闭。显然，只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数时间就是闸门开启时间。可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率，通过计数显示系统把闸门的输出结果显示出来，就可以得到被测信号的频率。
5. 电子计数器测量周期
当被测信号频率比较低时，用测量周期的方法来测量频率比直接测量频率有更高的准确度和分辨率，且便于测量过程自动化。该测量方法在许多科学技术领域中都得到普遍使用。图4.8.4是用电子计数器测量信号周期的原理方框图。
晶振
Tx
时基分频
1µs
S1 Tc
10µs 1ms 100µs Tx1
①可控制的计数、锁存、译码显示系统； ②石英晶体振荡器及分频系统（可用Multisim 8中
的函数发生器替代）；

基于FPGA的DDC(数字下变频)设计与实现

第四章数字下变频器设计验证和逻辑综合。阐述整个设计过程所用到的验证方法，分模块给出了RTL级设计仿真结果,并分析验证功能的正确性。接着对比并分析了整体的Matlab仿真结果和Modelsim的仿真结果。最后介绍了芯片逻辑综合的流程、优化方法以及综合策略，利用Design Compiler完成芯片的逻辑综合，并给出综合报告。
在早期的雷达收发系统中，都是采用模拟器件来实现各个功能模块，设计过程中经常会出现温度漂移、增益变化等问题.相对于模拟电路来说，数字电路具有可自检、可编程等优点,上面所述的系统很多部分都已经逐步数字化.在数字化进程中,数字信号处理技术的应用也受到了雷达系统研究工作者的重视,成为相关积累(如FFT、数字滤波、脉冲压缩等）、非相关积累（视频积累）、目标检测以及图像处理等功能的技术保证。随着数字信号处理理论的不断成熟和完善，微电子技术的飞速发展，雷达技术和其它的电子信息化技术的发展，尤其是软件无线电技术的兴起，更加方便了雷达数字化系统的实现。在这样的发展趋势下，除了微波发射和射频部分，整个雷达系统将全部由数字电路实现，在数字信号处理的优势能得到全面的发挥的同时，还使具有体制标准化、系统数字化，功能模块化，低功耗，高度开放性以及灵活性等性能,这将成为了现代雷达系统的关键技术和发展趋势［]。在现今的高科技发展的时代,人们纷纷打起的信息战和电子战,雷达系统在其中扮演的角色尤为重要。为了能更好的适应现代战争的需求，对现今的雷达系统也提出抗干扰、反隐形，具有高分辨力以及强大的自我生存等能力，高要求的提出，使得雷达信号处理技术的研究也得到了快速的进步.目前雷达信号处理正在由视频处理阶段向中频处理阶段迈进,目的就是实现雷达中频以下的处理全部数字化，研究热点.
微系统设计、测试与控制
课程大作业之
基于FPGA的DDC(数字下变频）的设计与仿真

基于matlab的简单数字下变频器的设计

function [y, t]=dds_matlab(fout, Fs, Bits, endtime) t=2*pi*(0:2^Bits-1)/2^Bits; LUT=sin(t); subplot(2,1,1) plot(t, LUT) figure(1); grid on
t=0:1/Fs:endtime; N=length(t); n=1; y=zeros(1, N); IND=zeros(1, N); % Input Frequency Word k=floor(fout/Fs*2^Bits); index=0;
%输入原始信号
b = firhalfband(18,0.00245,'dev'); % 获得设计的半带滤波器抽头系数
impz(b);
% 半带滤波器的冲击响应
h = mfilt.firdecim(2,b);
figure
y_fi = filter(h,x);
x = double(x);
y = double(y_fi);
11000
1001
0.809
11010
1010 1011 1100 1101 1110 1111
0.866 0.914 0.951 0.978 0.994 1.000
Matlab程序： %fout: Output frequency %Fs: Sample frequency %Bits: Number of bits of the LUT %endtime: Expectedቤተ መጻሕፍቲ ባይዱsimulation endtime %y: Output sine wave %t: Output time
址吗对数据 ROM 进行寻址。
地址码
幅度（满度值为 1）

数字下变频和数字上变频

数字下变频和数字上变频在超外差式接收机中，如果经过混频后得到的中频信号比原始信号低，那么此种混频方式叫做下变频（Down Converter or DC）。

将射频信号通过一次或者几次的模拟下变频转换到中频上，在中频对信号数字化，然后再进行数字下变频。

数字下变频（Digital Down Converter or DDC）是软件无线电的核心技术之一。

可以把数字下变频分为两个基本的模块，数控振荡器：NCO(Nu-merical Control Oscillator)混频模块和抽取滤波模块。

其中NCO模块产生正余弦波样本值，然后分别与输入数据相乘，完成混频。

抽取滤波模块常用的结构是积分梳状抽取滤波器(CIC)级联后再与多级半带滤波器(HBF)的级联。

如果信号带宽比较宽，抽取倍数不是很大，可以采用FIR滤波器。

当输入信号采样速率很大的时候，则可以采用多相滤波的下变频方案，把运算环节安排在抽取之后，这种结构大大降低了对数据处理速度的要求。

数字上变频DUC(Digital Up Converter)，无线电发射链路中，数字信号经过转换成模拟信号，模拟信号经过混频后得到比原始信号高的期望的射频中心频率，然后信号经过放大到适当的功率电平，最后经过限制带宽后经天线发射出去。

这种混频频率向上变化的方式叫做上变频。

数字上变频（DUC）是软件无线电的核心技术之一。

数字上变频器(DUC)和数字下变频器(DDC)不仅仅是通信应用(如软件无线电)中的关键，而且在需要窄带信号高速流的应用中也是重要的。

另外，DDC结构容易控制所有取样速率下的混淆防止分样。

做为1个例子，让我们看看数字记录5MHz带宽(中心在50MHz)信号的问题。

此信号可以是来自RF-IF模拟下变频器的信号或者是直接从天线接收的信号。

为了满足尼奎斯特准则，我们需要以105ms/s取样率取样此信号。

然而，为了合理地捕获此信号，应该在较高的取样率(至少200ms/s)取样此信号。

软件数字下变频的实现与算法分析

技术报告软件数字下变频的实现与算法分析李玉柏,彭启琮(电子科技大学通信与信息工程学院,四川成都 610054)摘要:数字下变频(DDC)技术将宽带大数据流信号变成窄带低数据流信号,以便DSP 实时处理。

本文在分析数字下变频的基本模型基础上,提出了软件数字下变频的一种实现方案,给出了相应的算法和算法分析,以及在数字接收机中的应用。

软件数字下变频比常规DDC 专用芯片有更大的灵活性、适应性和更高的处理中频。

关键词:数字下变频;软件无线电;实时处理;载波恢复中图分类号:TM9191 文献标识码:B 文章编号:1000-436X(2000)10-0044-06Software implementation and algorithm analysis of DDCLI Yu -bai,PENG Q-i cong(Ins titute of Comm 1&info 1Eng 1,UESTC,Chengdu 610054,China)Abstract :Wide band high bi -t rate digital signal can be transformed to narrow band low bi-t rate digi tal signalwi th DDC technology,so can be processed by DSP i n rea-l ti me 1After analysing the model of DDC technology,asoftware implementation methods of DDC,which have more efficiency,more flexibili ty and adaptabili ty than nor -mal DDC ASIC,are presented 1Key words :DDC;sof-t radio;rea-l ti me processing;carrier recovery1 引言软件无线电的基本思想是将宽带A P D 变换尽可能地靠近射频天线[1](即尽可能早地将接收到的模拟信号数字化),尽量通过软件来实现电台的各种功能。

数字下变频基于FPGA的软件设计与实现

数字下变频基于FPGA的软件设计与实现【摘要】雷达的数字下变频功能主要是将天线接收到的中频回波信号通过A/D变换后，进行数字下变频处理，转为两路I/Q基带数据。

本文主要设计了一种基于FPGA的数字下变频方法，通过对数字控制振荡器（NCO）及低通滤波器（FIR）的设计及实现，完成了对于不同频率本振信号的数字下变频处理。

结果表明，基于该方案设计的数字下变频功能已在实际系统中得到应用。

【关键词】数字下变频（DDC）；FPGA；数字滤波器【Abstract】The function of DDC is mainly to convert the signal received after A/D conversion by the antenna to Digital Down Convert（DDC），finally into two I/Q baseband data. This paper mainly design a method about Digital Down Conversion based on FPGA，by designing the numerically controlled oscillator （NCO）and a low-pass filter （FIR），to convert different frequency signal with DDC. The results showed that the conversion function has been used in the actual system.【Key words】DDC（Digital Down Convert）；FPGA；FIR Filter0 引言软件无线电是现今无线通信系统的关键技术，其核心思想是让数字化处理功能尽量的靠近天线，从而将更多的处理通过数字的方式完成。

[1]而数字下变频是软件无线电的关键部分，主要完成对信号的AD变换、混频、滤波以及抽取等工作，包括数字混频模块和抽取滤波模块。

通信系统中数字下变频的设计与仿真

显然，于截取的窗函数不同，得到的滤波器的性能就用所
得，们用瑟时阶Ｎ；出我采凯窗，＝｝当数－
１次每秒。０
ｌ２，＝９由４．１
不一样。常用的窗函数有：
ｆ矩形窗：１）
ｆ，０≤ ｎ≤ Ｎ－１１
（凯泽（ａｅ）：４）Ｋｉｒｓ窗
，、
ｐ、１［ｎＮ１２Ｉ）０ ≤ －Ｊ（／－１２／－）／ｐ， ≤ｎＮ１Ｉｏ－（］ｏ）（
【，０其他
５仿真分析
５１浮点仿真．
假设我们取７ｏ０１８Ａ００个２ＱＭ信号值，频谱图如图２其所示。
§ｌ… … ：Ｔ０矗－＿… ．；… … ５．． … －口．ｊｊ＿ … … ０＿＿＿：＿
ｏ｝ ¨ ｝＿｝［ｌ
Ｎ。．１－ｅｄＦｅｕｎｒａｚｑｅ｜ｒ
— 育奇—
（ｓａｍｐｅｌ）
法可设计出性能优越的滤波器。随着计算机辅助设计的普及，
图２输入信边缘频率。
等波纹法又叫最佳一致逼近法，波纹法是以最大误差最等小化为优化准则来进行设计的，一定意义上对希望的频率响在
采用等波纹法设计的滤波器幅度与相位如图３示。所
其中，是第一类贝塞尔函数，用幂级数展开来计算：Ｉ可
一㈣ ≯ ＋＋＋一。・

基于MATLAB的数字下变频器的设计与仿真应用

a lg orithms a s CIC, HB, FIR of e a c h mod ule in d own- c onve rs ion, d is c us s ion, a b s tra c tion a nd s umma riza tion a re g ive n in this p a -
（3）
通过低通滤波器可以得到
I'(n)=
A 2
cos[φ(n)]
Q'(n)=- A sin[φ(n)] 2
（4）
由于 ADC 在中频进行采样，采样速率有可能很高，而混
频后得到的数据率和采样速率是一致的，后级的 FIR 滤波器
根本无法达到这个处理速率，因此先通过 CIC（级联积分梳
状）和 HB（半带）滤波抽取器进行大的抽取，使数据率快速降
需要强调的是，在设计时，必须综合考虑 CIC、HB 和 255 阶 FIR 三种抽取滤波器，才能设计出最优数字信道。
4 数字下变频器的功能仿真及结果
将各个滤波器模块级联起来，将各算法融为一体，从软件实现的角度完成对数字下变频系统的搭建，该下变频系统的框图如图 5 所示：
And a ny mod ule is p ut tog e the r s o tha t s ys te m found a tion is c a rrie d out a nd the s ys te m func tion is s imula te d in s oftwa re . The re -
摘要：文中应用软件无线电思想对数字下变频器中的几个关键技术进行了研究，对下变频各个模块所涉及
到的 CIC、HB、FIR 等关键算法进行了讨论、提炼与总结，应用 matlab 软件设计了下变频器中的 CIC、HB、FIR

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

数字下变频仿真原理：
信号采样的频谱
调频信号：02
()cos *(2/2)s x K t n f nt π=+
/MHz
00022
02
*cos(2/)cos(2)cos(2)
cos(4*/2*/2)cos(*/2)
s s s s x f n f f nt f nt f nt K t K t K t ππππ=+=++
0002022
*sin(2/)cos(2)sin(2)
sin(*/2*/2)sin(*/24)
s s s s K t
K t K x f n f f nt f nt f nt t π
πππ+-=-+=-+
因为f 0=30MHz ，整体向左平移30MHz 。

-40-20
带宽为5MHz
通过仿真得到()x n 的时域波形和频域波形，如下图所示。

clc;clear all;close all; f0=30e6; 中心频率 B=5e6; 带宽
T=30e-6; 脉冲宽度 fs=40e6; 采样频率 N=T*fs; 采样点数 K=B/T; 频率变换率 ts=1/fs; 采样周期
t=-T/2:ts:T/2-ts;
x=cos(2*pi*(f0*t+K*t.^2/2));
figure(1);
title('时域波形');
xlabel('point ');
figure(2);
plot(abs(fft(x)));
title('频域波形');
xlabel('point');
I路信号和Q路信号：
ddc_i = x.*cos(2*pi*f0*(1:N)/fs); I路信号ddc_q = -x.*sin(2*pi*f0*(1:N)/fs); Q路信号figure(3);
subplot(211);
plot(t,ddc_i);grid;
title('I路波形');
subplot(212);
plot(t,ddc_q);grid;
title('Q路波形');
FIR滤波器的设置
在command Windows里输入fdatool进入滤波器参数设置的界面
Hd=fir;
[h,f]=freqz(Hd,512);
figure(4);
plot(f,20*log10(abs(h)));grid
title('FIR低通滤波器的幅频特性响应')
hd=Hd.Numerator;
fir_i=conv(ddc_i,hd);
fir_q=conv(ddc_q,hd);
figure(5);
subplot(211);
plot(fir_i);grid
title('FIR低通滤波器后的I路信号'); subplot(212);
plot(fir_q);grid
title('FIR低通滤波器后的Q路信号');
s=fir_i+j*fir_q;
figure(6);
subplot(211);
sf=fftshift(abs(fft(s)));
plot(sf);grid;
title('信号滤波后的频谱')
subplot(212);
plot((20*log10(sf/max(sf))));grid title('归一化频谱')
clc;clear all;close all;
f0=30e6;
B=5e6;
T=30e-6;
fs=40e6;
N=T*fs;
K=B/T;
ts=1/fs;
t=-T/2:ts:T/2-ts;
x=cos(2*pi*(f0*t+K*t.^2/2));
figure(1);
plot(x);
title('时域波形');
xlabel('point');
figure(2);
plot(abs(fft(x)));
title('频域波形');
xlabel('point');
ddc_i = x.*cos(2*pi*f0*(1:N)/fs);
ddc_q = -x.*sin(2*pi*f0*(1:N)/fs); figure(3);
subplot(211);
plot(t,ddc_i);grid;
title(' I路波形');
subplot(212);
plot(t,ddc_q);grid;
title(' Q路波形');
Hd=fir;
[h,f]=freqz(Hd,512);
figure(4);
plot(f,20*log10(abs(h)));grid
title(' FIR低通滤波器的幅频特性响应') xlabel('w/pi');
hd=Hd.Numerator;
fir_i=conv(ddc_i,hd);
fir_q=conv(ddc_q,hd);
figure(5);
subplot(211);
plot(fir_i);grid
title(' FIR低通滤波器后的I路信号'); subplot(212);
plot(fir_q);grid
title(' FIR低通滤波器后的Q路信号'); s=fir_i+j*fir_q;
figure(6);
subplot(211);
sf=fftshift(abs(fft(s)));
plot(sf);grid;
title('信号滤波后的频谱')
subplot(212);
plot((20*log10(sf/max(sf))));grid
title('归一化频谱')。