当前位置：文档之家 › TMS320C6713 DSP的SPI接口设计

TMS320C6713 DSP的SPI接口设计

  • 格式：pdf
  • 大小：158.98 KB
  • 文档页数：9

下载文档原格式

  / 9

合集下载

2008_基于TMS320C6713+DSP的高速数据采集系统设计

2008_基于TMS320C6713+DSP的高速数据采集系统设计
在DSP环境下,首先运用子空间方法对含有视觉诱发电位(VEP)的脑电信号(EEG)进行预处理,去除部分噪声信号;然后对预处理后的信号用小波变换处理,进一步去噪以及提取BCI通信载波VEP信号。为了进一步提高信号处理速度,采用了提升格式的小波变换及其逆变换。
利用EDA工具Protel99se完成了DSP硬件系统的设计,在CCS环境下完成了DSP算法的实现。测试表明,DSP硬件系统的信号采集效果很好,系统的数据通信能够达到实时要求,DSP系统能够实现BCI通信载波提取的算法。
内蒙古大学
硕士学位论文
基于TMS320C6713 DSP的高速数据采集系统设计
姓名:菅晓宇
申请学位级别:硕士
专业:模式识别与智能系统
指导教师:张泽
20080609
基于TMS320C6713 DSP的高速数据采集系统设计
在DSP芯片内实现了数字信号处理的一些基本的算法,可以作快速傅立叶变换(FFT)、加窗、功率谱估计、有限脉冲响应(FIR)低通滤波器、抽取的基本运算。详细叙述了频谱细化(ZOOMFFT)算法实现的具体步骤,数值仿真设计了频率间隔较小的信号,通过ZOOMFFT技术,使信号频域分辨率得到提高,将显示不出的信号频率内容分辨出来。
TMS320VC33的接口电路及对周期信号进行同步跟踪的锁相环电路的设计,并采用可编程逻辑器件(CPLD)来实现采集系统硬件模块的地址分配。对系统的UART接口、USB总线的扩展也加以了说明。针对采集系统上的硬件资源,对A/D同步采样驱动、USB的固件编程等相应功能模块的软件设计做了详述。在本论文的研究基础上开发出了用于输电网电力参数测量的实物。并被作为一个子系统应用在静态无功补偿装置STATCOM的研制中,负责处理无功补偿装置前端的多路数据同步采集和数据处理等任务。

TMS320C6713DSPEMIF接口与FPGA双口RAM接口设计

TMS320C6713DSPEMIF接口与FPGA双口RAM接口设计

TMS320C6713DSPEMIF接口与FPGA双口RAM接口设
计
胡彬;陈涛
【期刊名称】《电子质量》
【年(卷),期】2008(000)010
【摘要】文章给出了TMS320C6000 DSP通过EMIF接口与FPGA的片内接收模块进行数据通信的一个设计方案,DSP将处理完的数据通过EMIF接口传送到FPGA的片内接收模块双口RAM,双口RAM采用PING-PONG结构的设计.双口RAM完成对数据的接收.通过实验测试,该设计方案实现了数据的正确传输.
【总页数】4页(P32-35)
【作者】胡彬;陈涛
【作者单位】解放军理工大学通信工程学院研究生1队,江苏,南京,210007;解放军理工大学通信工程学院研究生1队,江苏,南京,210007
【正文语种】中文
【中图分类】TN79
【相关文献】
1.基于IP核双口RAM的FPGA与DSP EMIF的接口设计 [J], 王胜奎
2.双口RAM在PCI总线与AVR接口设计中的应用 [J], 邓江涛;傅煊
3.基于双口RAM的ARM与DSP通信接口设计 [J], 操虹;李臻;贾洪钢
4.基于双口RAM的DSP与PC104高速通信接口设计 [J], 张鹏超
5.基于双口RAM的DSP与PC104高速通信接口设计 [J], 张鹏超
因版权原因，仅展示原文概要，查看原文内容请购买。

基于TMS320C6713的串行通信电路设计与实现

基于TMS320C6713的串行通信电路设计与实现

基于TMS320C6713的串行通信电路设计与实现王铮;朱勇;宾辰忠;马春波【期刊名称】《计算机与数字工程》【年(卷),期】2012(040)009【摘要】为了解决TMS320C6713与PC主机串口通信方式不一致的问题,文章选取MAXIM公司的MAX3111E芯片,设计了一种基于SPI协议的解决方案,包括硬件电路设计以及软件编程实现.%In order to solve the problem that serial communication is inconsistent between the TMS320C6713 and the host PC, this pa-per selects the MAX3111E chip produced by the MAXIM Corporation and presents a scheme based on the SPI protocol. This solution in-eludes the hardware circuit design and the software programming.【总页数】3页(P124-126)【作者】王铮;朱勇;宾辰忠;马春波【作者单位】桂林电子科技大学信息与通信学院桂林541004;桂林电子科技大学信息与通信学院桂林541004;桂林电子科技大学信息与通信学院桂林541004;桂林电子科技大学信息与通信学院桂林541004【正文语种】中文【中图分类】TP391【相关文献】1.基于CPLD的异步串行通信电路设计 [J], 胡王月;刘晓芳2.基于McBSP的TMS320C6713异步串行通信的实现 [J], 张云昌;张令弥;赵建洋3.基于Multisim 10和VHDL的异步串行通信电路的建模及仿真 [J], 黄德强;聂典4.通用异步串行通信电路的VHDL设计与实现 [J], 韩佩富;潘锋;赵新秋5.基于蓝牙透传的串行通信电路设计 [J], 朱艳生;刘金亭;武文杰;陈旺因版权原因，仅展示原文概要，查看原文内容请购买。

TMS320C6711和外部存储器接口的设计

TMS320C6711和外部存储器接口的设计

TMS320C6711和外部存储器接口的设计
段荣行;王平
【期刊名称】《信息技术》
【年(卷),期】2006(30)1
【摘要】DSP和外部存储器接口是TI公司的DSP系统设计中的重要环节.介绍了TMS320C6711外部扩展存储器接口设计,文中以Hynix公司的SDRAM存储器(HY57V653220B)为例,给出了具体的接口电路和相关寄存器的配置方法,并给出了EMIF初始化的程序源代码.
【总页数】3页(P37-39)
【作者】段荣行;王平
【作者单位】南昌大学信息工程学院,南昌,330029;南昌大学信息工程学院,南昌,330029
【正文语种】中文
【中图分类】TP333.2
【相关文献】
1.基于PXA255 XScale的外部存储器接口设计 [J], 李外云;刘锦高;黄振华
2.VC5402与外部存储器的接口设计 [J], 于传河;黄素贞
3.TMS320C6202外部扩展存储器接口设计 [J], 宋莹;季晓勇
4.YHFT-DSP外部同步存储器接口时序设计优化 [J], 黄彩霞;马剑武
5.高端SOC芯片的外部存储器接口设计 [J], 季爱慈;王世明;汪辉
因版权原因，仅展示原文概要，查看原文内容请购买。

基于TMSMS320C6713异步串口通信的设计与实现

基于TMSMS320C6713异步串口通信的设计与实现

．． ＿
６ 一＿ｏ
瞰ＤＲ ±ｒＪ Ｒ２。Ｉｒｒ Ｒ 上＊
Ｉ）Ｘ ｌ
ｌＩ ＴＩＩＮ Ｔｌ０１ＪＴ １４
Ｌ －０ 丁 －Ｏ＇－ ０
１０ 髓瑚 Ｔ：０ＵＴ 二 ． ０ Ｄ 三
ｏＮＤ ． ．．一－Ｊ
上 －－０ 上 一ｏ ．旦． －－－０
啦 上
广Ｌ ／
趣 ０ＮＤ
片 的更新和发展 以及 ＣＰＵ运算速度 的不断提高 ， 接收到 的信号是 同步信号 。本设计在 ＭｃＢＳＰ与
芯片的性价比也越来越 高 。因此 ＤＳＰ在通信 、家 串 口之 间加 了一 个 电 平 转 换 芯 片 ＭＸＡ３２３２，把
电 、医疗 器 械 、电力 、组 合 导航 等 领 域 发 挥着 重 要 ｒｒｒＬ电平 转 换 为 ＲＳ２３２之 后 才 能 实 现异 步 串 口。
７０
机 电技术
２０１６年 ４月
基 于 ＴＭＳ３２０Ｃ６７１３异 步 串口通信 的设计与实现
刘 义 王 玲 赵艳 霞 郝永平
（沈 阳理工大学 兵器科学技术研究 中心 ，辽宁 沈阳 １１０１５９） 摘 要 ：为 了解决 ＴＭＳ３２０Ｃ６７１３没有异 步串 口通信 的问题 ，文 中介绍 两种方法来 实现 串ＩＳｌ异步通信 ：多通道缓 冲串 行 接 口（ＭｃＢＳＰ）和增 强型直接存储器存取 （ＥＤＭＡ）；多通道缓 冲串行接 口（ＭｃＢＳＰ）和 ＭＡＸ３１１１。经实验验证这两种方案 不但解决 了ＴＭＳ３２０Ｃ６７１３芯片只有 同步串 口而不能进行异步传输 的问题 ，而且 软 、硬件设计 比较简单 、成本低 ，便于实现。 关键词 ：ＴＭＳ３２０Ｃ６７１３；异步串 口通信 ；ＭｃＢＳＰ；ＭＡＸ３１１１ 中图分类号 ：ＴＰ２１１ 文献标识码 ：Ａ 文章编号 ：１６７２—４８０１（２０１６）０２—０７０—０４

TMS320C6713的FLASH引导装载系统设计

TMS320C6713的FLASH引导装载系统设计

在TMS320C6713板中，为了使SDRAM，FLASH运行起来，需要设置寄存器,同时同步时钟需要进行PLL 的设置。

基本寄存器构型:/* EMIF setup */*(int *)EMIF_GCTL = 0x00000068;*(int *)EMIF_CE0 = 0x20f20333; /* CE0 SDRAM */*(int *)EMIF_CE1 = 0xffffff23; /* CE1 Flash */*(int *)EMIF_CE2 = 0x20f20323; /* CE2 I/O 32-bit async */*(int *)EMIF_CE3 = 0xffffff23; /* CE3 I/O 32-bit async */*(int *)EMIF_SDRAMCTL = 0x53116000; /* SDRAM control (32 Mb) */*(int *)EMIF_SDRAMTIM = 0x00000578; /* SDRAM timing (refresh) */*(int *)EMIF_SDRAMEXT = 0x000a8529; /* SDRAM Extension register */PLL寄存器构型:/* Set the PLL back to power on reset state*/*(int *)PLL_CSR = 0x00000048;*(int *)PLL_DIV3 = 0x00008001;*(int *)PLL_DIV2 = 0x00008001;*(int *)PLL_DIV1 = 0x00008000;*(int *)PLL_DIV0 = 0x00008000;*(int *)PLL_MULT = 0x00000007;*(int *)PLL_OSCDIV1 = 0x00008007;2 TMS320C6713 DSP板的Loader过程和以往TI公司的DSP（如3x,4x）采用引导表由固化在DSP内部的引导程序实现程序的自引导不同，TMS320C6000系列DSP采用的是一种新的引导方法，对于TMS320C6713，上电后，若选择从EMIF引导程序，则DSP自动将位于地址空间CE1（0x90000000～0x9FFFFFFF）开头的１KB代码传输到地址空间0处。

基于TMS320C6713与PC机的PCI总线高速数据传输

基于TMS320C6713与PC机的PCI总线高速数据传输TMS320C6713 是ＴＩ公司在TMS320C6711 的基础上推出的Ｃ６０００系列新一代浮点DSP 芯片，它是目前为止Ｃ６０００系列DSP 芯片中性能最高的一种。

TMS320C6713 可在２５５ＭＨｚ的时钟频率下实现１８００ＭＩＰＳ／１３５０ＭＦＬＯＰＳ的定点和浮点运算，因而可极大地满足通信、雷达、数字电视等高科技领域对信号处理实时性的要求。

同时其主机口（HPI）可灵活地和ＰＣＩ总线控制器相连接。

而ＰＣ机则可通过ＰＣＩ总线控制器直接访问TMS320C6713 的存储空间和外围设备，从而实现ＰＣ机与TMS320C6713 之间的高速数据传输。

在TMS320C6713 DSP 与ＰＣ机实现高速数据传输的方案中，可选用ＰＬＸ公司的PCI9052 作为两者之间的接口；同时选用ＰＬＸ公司的ＮＭ９３ＣＳ４６作为加载PCI9052 配置信息的串行ＥＥＰＲＯＭ；而用ＴＩ公司的SN74CBTD3384 作为PCI9052 与TMS320C6713HPI 之间的电平转换芯片。

１TMS320C6713 的HPI 简介500)this.style.width=500;”border=“0” />１．１TMS320C6713 HPI 的接口信号TMS320C6713 的HPI 是一个１６位宽的并行端口。

主机（上位机）掌管着该端口的主控权，可通过HPI 直接访问TMS320C6713 的存储空间和外围设备。

表１给出了TMS320C6713HPI 接口信号的基本特征。

下面对它们的具体工作方式进行说明：ＨＤ[１５：０]：可以用作数据和地址的共用总线，通过ＨＤ[１５：０]传送的数据包括控制寄存器的设置值、初始化的访问地址以及要传输的数据。

一种高性能浮点DSP芯片TMS320C6713及其最小系统的设计

一种高性能浮点DSP芯片TMS320C6713及其最小系统的设计为了实现TMS320C6713的最小系统设计，我们需要考虑以下几个方面：芯片与外围设备的连接、外围电路的设计和电源管理。

首先，为了确保TMS320C6713与外部设备的连接，我们需要提供一些必要的接口和功能模块。

这包括存储器接口、外部总线接口、模数转换器(MCP)接口和通用输入/输出(IO)接口。

存储器接口可以连接闪存和动态随机存储器(DRAM)，以提供程序和数据的存储空间。

外部总线接口可以连接其他外围设备，如外部协处理器或通信接口。

MCP接口可以连接模拟信号源，如声音或视频输入。

通用IO接口可以连接其他外设，如显示器、键盘或鼠标。

其次，为了保证TMS320C6713的正常工作，我们还需要设计一些外围电路。

这包括时钟和复位电路、电源管理模块和稳压器。

时钟和复位电路提供了时序控制信号和系统复位信号，以确保芯片的正确初始化和稳定运行。

电源管理模块可以监控芯片的电源供应情况，并在需要时提供稳定的电源。

稳压器可以稳定供应芯片所需的电压，以保证其正常工作。

最后，为了实现TMS320C6713的最小系统设计，我们还需要考虑适当的外围电路连接和布局。

这些包括将上述模块连接到芯片的引脚上，并尽量减小信号传输线的长度和干扰。

此外，还需要对整个系统进行适当的布局和散热设计，以保证芯片的稳定性和可靠性。

总而言之，TMS320C6713是一种高性能浮点DSP芯片，其最小系统设计需要考虑与外围设备的连接、外围电路设计和电源管理。

通过合理连接和布局各个模块，并采取有效的电源管理和散热设计，可以实现TMS320C6713的高性能和稳定运行。

TMS320C6713 DSP的SPI接口设计


MCBSP_FMKS(RCR, RDATDLY, 1BIT)
|
为从：必须为 0bit
MCBSP_FMKS(RCR, RFRLEN1, OF(0))
|
此位必须为 0
MCBSP_FMKS(RCR, RWDLEN1, 8BIT)
|
MCBSP_FMKS(RCR, RWDREVRS, DEFAULT),
/* Transmit Control Register (XCR) */
当 DSP 作为主设备时，串行时钟 CLKX0 由 DSP 内部的采样率发生器（SRG）提供，其速 率与极性需要经过寄存器配置；从设备使能信号 FSX0 也由 DSP 提供，由其内部的采样率发 生器产生。
SPI 的串行通信属于“数据交换”类型的数据通信，其数据的交换是由主设备发起的。 当 DSP 需要发送数据给 ARM 芯片时，由 DSP 向发送管脚 DX0 中写入数据，DSP 就会产生串行 时钟 CLKX0 与从设备使能信号 FSX0。当从设备的 SPICLK0 检测到时钟信号，同时 nSS0 检测 到 FSX0 的低电平信号时，从设备就从 SPIMOSI0 中接收数据，同时将 SPIMISO0 中的数据发 送个 DSP。这里 DSP 的收发数据是同时进行的，DSP 在发送出一个数据的同时也要接收到一 个数据，如果接收到的数据对 DSP 来说是无用数据，读取数据后不做处理即可。
MCBSP_FMKS(XCR, XPHASE, SINGLE)
|
此位必须为 0(SINGLE)
MCBSP_FMKS(XCR, XFRLEN2, DEFAULT)
|
MCBSP_FMKS(XCR, XWDLEN2, DEFAULT)
|
MCBSP_FMKS(XCR, XCOMPAND, DEFAULT)

基于TMS320C6713 DSP的音乐喷泉控制系统

基于TMS320C6713DSP的音乐喷泉控制系统引言音乐喷泉是现代科技与艺术的综合，利用喷泉来表现音乐的美，令人赏心悦目。

目前许多单位均推出了自己的音乐喷泉，取得了良好的效果。

但纵观这些音控产品，有的利用音乐的时域变化来控制喷泉，有的将音乐分成几个频段来控制喷泉的花型，且多采用低频、中频和高频三个频段来控制。

缺点是都没有在频域上很好地展现音乐，因此不能很好地体现音乐的内涵。

本设计针对这些问题，提出了一种新的方法来控制喷泉的变化，通过喷泉水柱的喷射高低来实时地展现音乐的频谱。

总体设计首先对音频信号进行放大、滤波、采样和A/D转换等预处理，经过DSP对音频信号进行傅立叶变换，可以得到音频信号的频谱，即各频率对应声音信号的强度，通过变频控制系统就可以将频谱图用喷泉的水柱表现出来，水柱的高低按线性比例反映音频信号的幅度。

设每次对音频信号的采样个数为n，系统总的结构如图(1)所示。

图1总体设计框图具体设计芯片及功能模块介绍TLV320AIC23(简称AIC23)是一个高性能的多媒体数字语音编解码器，它的内部ADC和DAC转换模块带有完整的数字滤波器。

内部有11个16位寄存器，控制接口具有SPI和I2C工作方式。

数据传输宽度可以是16位，20位，24位和32位，采样频率范围支持从8kHz到96kHz。

在ADC采集达到96kHz时噪音为90-dBA，能够高保真的保存音频信号。

在DAC转换达到96kHz时噪音为100-dBA，能够高品质的数字回放音频。

TMS320C6713是TI公司生产的一种高速数字信号处理器(DSP)，他采用先进的超长指令字(VLIW)结构，每时钟周期可以执行8条32b指令，最高时钟频率可以达到300MHz，指令周期最小3.3ns。

该芯片具有丰富的片内存储器资源和多种片上外设，外部总的存储器地址空间最大512MB，数据宽度为32b，可以支持SBRAM，SDRAM，SRAM，FALSH和EPROM。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

//NO-1; YES-0(复位)
//NO-1; YES-0(复位) //McBSP 为时钟停止模式时， //McBSP 为主：必须为 1bit； //McBSP 为时钟停止模式时， //McBSP 为时钟停止模式时，
MCBSP_FMKS(XCR, XFIG, DEFAULT)
|
MCBSP_FMKS(XCR, XDATDLY, 1BIT)
McBSP 作为从设备时，其示意图如图 3 所示：
图 3 McBSP 作从设备
3、SPI 接口设计
在设计 DSP 的 SPI 接口电路时，我们采用 DSP 与 ARM 芯片 S3C2440A 的 SPI 接口相连的
设计，通过 SPI 接口，DSP 与 ARM 器件之间可以相互交换数据，实现数据的互通。在电路设
多通道缓冲串口（McBSP）是 TI 公司的 DSP 芯片中采用的数据接口格式。McBSP 的数据 接口包含数据管脚与控制管脚，其管脚定义如表 1 所示：
管脚 CLKR CLKX CLKS
DR DX FSR FSX
功能 接收时钟 发送时钟 外部时钟 串行数据接收 串行数据发送 接收帧同步 发送帧同步
|
此位必须为 0(SINGLE)
MCBSP_FMKS(RCR, RFRLEN2, DEFAULT)
|
MCBSP_FMKS(RCR, RWDLEN2, DEFAULT)
|
MCBSP_FMKS(RCR, RCOMPAND, DEFAULT)
|
MCBSP_FMKS(RCR, RFIG, DEFAULT)
|
四种信号。一个完整的 SPI 通信系统由一个主设备和一个从设备组成，主设备启动一个与从 设备的同步通讯，从而完成数据的交换。主设备通过产生移位时钟来发起通讯。通讯时，数 据由主设备的 MOSI 输出，MISO 输入，数据在时钟的上升或下降沿由 MOSI 输出，在紧接着 的下降或上升沿由 MISO 读入，这样经过 8/16 次时钟的改变，完成 8/16 位数据的传输。
两种不同的传输协议之一进行数据传输。如果 CPHA=0，在串行同步时钟的第一个跳变 沿（上升或下降）数据被采样；如果 CPHA=1，在串行同步时钟的第二个跳变沿（上升或下 降）数据被采样。SPI 主模块和与之通信的外设时钟相位和极性应该一致。
图 1 SPI 传输的 4 种方式
2、多通道缓冲串口 McBSP
SPI 的数据传输是基于时钟信号来完成的。在每一次数据传输开始时，由主设备产生时 钟信号，每一个时钟周期传输 1bit 数据，传送完相应的 8/16bit 数据后，时钟信号变为无
效，传输结束。在不进行数据传输时，主设备使 SS 信号保持高电平。产生数据输出前，主 设备将 SS 变为低电平以使能从设备，完成数据传输后， SS 又转换为高电平。
1、SPI 通信协议
SPI（Serial Peripheral Interface）总线接口是由摩托罗拉公司提出的一种串行同步 通讯协议，这是一个包含 4 根信号线的通信协议。SPI 接口包括串行数据输入（主输入从输
出 MISO），串行数据输出（主输出从输入 MOSI），串行移位时钟（SCK）以及从使能信号（ SS ）
#include "CommSet.h"
/*------------------------------------------------------------*/
MCBSP_Config myMcBSPConfig = {
/* Serial Port Control Register (SPCR) */
MCBSP_FMKS(SPCR, FREE, DEFAULT)
|
MCBSP_FMKS(SPCR, SOFT, DEFAULT)
|
MCBSP_FMKS(SPCR, FRST, YES)
|
MCBSP_FMKS(SPCR, GRST, YES)
|
//YES-0; NO-1 //YES-0; NO-1
MCBSP_FMKS(SPCR, XINTM, XRDY)
|
//采样率发生器时钟由 DSP
内部提供
MCBSP_FMKS(SRGR, FSGM, DXR2XSR)
|
如果 ARM 设备要发送数据给 DSP，则此次数据传输仍然需要由 DSP 发起，首先 ARM 芯片 通过其他的信号通知 DSP，然后由 DSP 开始启动传输。这时 DSP 可以向 ARM 发送全是“1” 的数据，表示 DSP 发送的是“垃圾”数据，将这些“垃圾”数据发送给 ARM 的同时，就可以 在 DR0 管脚上接收到 ARM 发送过来的数据。
DX 发送数据；通过 FSX 管脚提供从设备使能信号（ SS ）。
McBSP 作为主设备时，其示意图如图 2 所示：
图 2 McBSP 作主设备
当 McBSP 配置成从模式时，通过将 CLKX 配置成输入以接收主设备提供的时钟；通过 DR
接收数据；通过 DX 发送数据；将 FSX 管脚配置成输入以作为从设备使能（ SS ）。
MCBSP_FMKS(XCR, XPHASE, SINGLE)
|
此位必须为 0(SINGLE)
MCBSP_FMKS(XCR, XFRLEN2, DEFAULT)
|
MCBSP_FMKS(XCR, XWDLEN2, DEFAULT)
|
MCBSP_FMKS(XCR, XCOMPAND, DEFAULT)
|
TMS320C6713B DSP 的 SPI 接口设计
引言
随着信号处理技术的发展，在实际的信号处理系统中，DSP 需要与不同的设备之间进行 数据交换。SPI 接口是外部设备中经常使用到的接口技术。
本文根据笔者在调试 TMS320C6713B DSP 与 S3C2440A ARM 芯片通信时的经验，介绍了将 TMS320C6713B 的多通道缓冲串口（McBSP）配置成 SPI 模式后与 ARM 芯片进行数据通信的方 法并给出了相应的程序代码。
使用 SPI 总线接口与外部通信时，可以采用 4 种不同的数据传输模式。这 4 种模式的区 别主要在于串行时钟（SCK）停止时电平值的高低以及时钟是否延迟输出，也就是设置时钟 的极性及相位。时钟极性（CPOL）用于配置时钟空闲时的电平值，CPOL 为 0 时，串行同步 时钟的空闲状态为低电平；为 1 时，串行同步时钟的空闲状态为高电平。时钟相位（CPHA） 配置用于选择时钟是否延迟输出，
当 DSP 作为主设备时，串行时钟 CLKX0 由 DSP 内部的采样率发生器（SRG）提供，其速 率与极性需要经过寄存器配置；从设备使能信号 FSX0 也由 DSP 提供，由其内部的采样率发 生器产生。
SPI 的串行通信属于“数据交换”类型的数据通信，其数据的交换是由主设备发起的。 当 DSP 需要发送数据给 ARM 芯片时，由 DSP 向发送管脚 DX0 中写入数据，DSP 就会产生串行 时钟 CLKX0 与从设备使能信号 FSX0。当从设备的 SPICLK0 检测到时钟信号，同时 nSS0 检测 到 FSX0 的低电平信号时，从设备就从 SPIMOSI0 中接收数据，同时将 SPIMISO0 中的数据发 送个 DSP。这里 DSP 的收发数据是同时进行的，DSP 在发送出一个数据的同时也要接收到一 个数据，如果接收到的数据对 DSP 来说是无PI 主设备，将 ARM 芯片设置为 SPI 从设备。其接口示意图如图 4 所示：
ARM S3C2440A
DSP TMS320C6713B
SPI MIS O0
DR 0
SPI MOS I0
DX0
SP ICL K0 nSS0
CL KX0 FSX 0
图 4 DSP 与 ARM 接口
|
MCBSP_FMKS(SPCR, RFULL, DEFAULT)
|
MCBSP_FMKS(SPCR, RRDY, DEFAULT)
|
MCBSP_FMKS(SPCR, RRST, YES),
/* Receive Control Register (RCR) */
MCBSP_FMKS(RCR, RPHASE, SINGLE)
/* Sample Rate Generator Register (SRGR) */
MCBSP_FMKS(SRGR, GSYNC, DEFAULT)
|
MCBSP_FMKS(SRGR, CLKSP, RISING)
|
//时钟上升沿产生同步信号
MCBSP_FMKS(SRGR, CLKSM, INTERNAL)
MCBSP_FMKS(RCR, RDATDLY, 1BIT)
|
为从：必须为 0bit
MCBSP_FMKS(RCR, RFRLEN1, OF(0))
|
此位必须为 0
MCBSP_FMKS(RCR, RWDLEN1, 8BIT)
|
MCBSP_FMKS(RCR, RWDREVRS, DEFAULT),
/* Transmit Control Register (XCR) */
|
MCBSP_FMKS(SPCR, XSYNCERR, DEFAULT)
|
MCBSP_FMKS(SPCR, XEMPTY, DEFAULT)
|
MCBSP_FMKS(SPCR, XRDY, DEFAULT)
|
MCBSP_FMKS(SPCR, XRST, YES)
|
MCBSP_FMKS(SPCR, DLB, DEFAULT)
表 2 SPI 时钟停止模式
当 McBSP 配置为 SPI 模式时，DSP 仅仅使用其中的 4 个管脚。这 4 个管脚包括 CLKX、DX、 DR 以及 FSX 管脚。SPI 模式支持主从配置，因此 DSP 的 McBSP 也可以配置成主从模式。
当 McBSP 配置成主模式时，通过 CLKX 的输出提供主时钟；DSP 通过 DR 接收数据；通过