基于Virtex-7FPGA实现亿万门级SoC原型验证

专利名称：一种基于FPGA的SoC原型验证系统
专利类型：发明专利
发明人：侯庆庆,桂江华,李文学,魏江杰,杨楚玮,杨露申请号：CN202010680950.9
申请日：20200715
公开号：CN111898328A
公开日：
20201106
专利内容由知识产权出版社提供
摘要：本发明公开一种基于FPGA的SoC原型验证系统，属于SoC芯片设计技术领域。

所述基于FPGA的SoC原型验证系统包括FPGA、SPI模块、SCI模块、GMAC模块、CAN模块、AD9653模块、ADS5409模块、AD9779模块、JTAG接口、QTH接口、时钟模块和电源模块，利用FPGA作为SoC芯片验证的主要载体，模拟SoC芯片的实际运行,可满足SoC内嵌可重构算法单元验证的需
求，AD9653/ADS5409采集的信号，经可重构算法单元处理后，由AD9779转换成模拟信号输出。

用本系统对芯片进行软硬件的协同验证，增加验证的覆盖率，查找设计中是否存在缺陷，弥补了仿真验证速度问题，保证SoC设计的可靠性和正确性。

申请人：中国电子科技集团公司第五十八研究所
地址：214000 江苏省无锡市滨湖区惠河路5号
国籍：CN
代理机构：无锡派尔特知识产权代理事务所(普通合伙)
代理人：杨立秋
更多信息请下载全文后查看。

FPGA验证流程综述张勇 陈逸韬深圳市国微电子有限公司 广东深圳 518000摘要：现场可编程门阵列（Field-Programmable Gate Array，FPGA），也被称为FPGA芯片，在通信、安防、工业等领域有着举足轻重的作用。

随着FPGA芯片的规模不断扩大、性能不断提升，其模块数量、电路网表规模、连接复杂度也随之增加。

在此趋势下，如何有效地提升大规模FPGA电路的验证效率与验证完备性变得更为重要。

一个完整的、有针对性的、结构性的验证流程方法，能更全面地对电路设计情况进行覆盖性检查，确保FPGA芯片功能的正确性。

详细叙述从底层到顶层（模块级、子系统级、全芯片级）的FPGA芯片验证方式，包括它们各自的验证方法、流程与侧重等细节，探讨了这种方式是如何帮助FPGA验证工作进行的。

关键词：FPGA芯片 验证效率 验证流程方法 全芯片级验证中图分类号：TN40;TN791文献标识码：A 文章编号：1672-3791(2024)04-0020-03 An Overview of the FPGA Verification ProcessZHANG Yong CHEN YitaoShenzhen State Microelectronics Co., Ltd., Shenzhen, Guangdong Province, 518000 China Abstract:The field-programmable gate array (FPGA) is also known as the FPGA chip, and it plays a crucial role in fields such as communications, security and industry. As the scale of FPGA chips continues to expand and their performance continues to improve, their number of modules, size of circuit netlists and connection complexity also increase. In this trend, how to effectively improve the verification efficiency and completeness of large-scale FPGA circuits has become more important. A complete, targeted and structured verification process method can compre⁃hensively check the coverage of circuit design and ensure the correctness of the function of FPGA chips. This paper detailedly describes the verification method of FPGA chips from the bottom layer to the top layer (module-level, subsystem-level, full chip-level), including details such as their respective verification methods, processes and em⁃phases, and explores how this method helps FPGA verification work.Key Words: FPGA chip; Validation efficiency; Validation process method; Full chip-level validation1 FPGA分层级验证1.1 验证层级分类根据验证侧重点，验证分为3个层级：模块级、子系统级与全芯片级。

一种基于SRAM型FPGA的配置芯片设计庄雪亚;李蕾蕾【摘要】随着设计工艺的飞速发展,SRAM型FPGA的规模也越做越大,对配置芯片的存储容量、配置速度提出了更高的要求.基于SRAM型FPGA,采用BPI接口和大容量FLASH,并通过JTAG接口转BPI接口的软核,代替传统配置芯片内部的JTAG模块,完成了基于SRAM型FPGA的配置芯片设计,其结构简单、芯片面积小、存储容量大、速度快,兼容性好.通过数字仿真波形分析和FPGA原型验证,验证了设计方法的可行性和正确性.【期刊名称】《电子与封装》【年(卷),期】2018(018)003【总页数】4页(P29-32)【关键词】配置芯片;JTAG;FLASH;FPGA;BPI;软核【作者】庄雪亚;李蕾蕾【作者单位】中国电子科技集团公司第五十八研究所,江苏无锡 214072;中国电子科技集团公司第五十八研究所,江苏无锡 214072【正文语种】中文【中图分类】TN4021 引言基于SRAM结构的FPGA，上电时要将配置数据读入到片内SRAM中，配置完成就可以进入工作状态。

掉电后SRAM中的配置数据丢失，FPGA内部逻辑关系随之消失。

正常使用SRAM型FPGA时必须配一个配置芯片用来存储配置数据，上电后FPGA能快速从配置芯片内加载到配置数据，使FPGA正常工作。

随着设计工艺的飞速发展，FPGA规模也越做越大，配置容量也呈几何倍数增长，因而对配置芯片的配置便捷性、加载速度、存储容量提出了更高的要求[1]。

本文基于SRAM型FPGA，设计一款改进型配置芯片，该芯片兼容传统的配置芯片。

2 配置芯片下载方式配置芯片都是与SRAM型FPGA搭载使用，一般一片SRAM型FPGA会搭载一片配置芯片或多片配置芯片级联使用。

因此我们在对配置芯片加载数据时可以借助FPGA来完成。

普通配置芯片下载方式[2]如图1所示，通过上位机软件建立FPGA工程、编译、布局布线后生成配置数据，连接JTAG下载至配置芯片，FPGA再通过BPI接口从配置芯片中加载配置数据。

基于FPGA的SoC原型验证方法研究冯凌霄;张冰【摘要】在SoC设计的多种验证方法之中,基于FPGA的原型验证是一种较为贴近实际芯片的验证方法,可以大幅降低流片的风险,提高验证的效率和全面性.以一款基于OR1200的TD-LTE基带芯片为例,从原型验证的硬件平台设计、环境搭建以及验证的实现等方面阐述了基于FPGA原型验证的方法,并结合实际经验对原型验证中的一些问题提出了解决思路.【期刊名称】《电子设计工程》【年(卷),期】2014(022)016【总页数】4页(P44-47)【关键词】系统芯片;现场可编程逻辑门阵列;原型验证;验证方法【作者】冯凌霄;张冰【作者单位】江苏科技大学电子信息学院,江苏镇江212003;江苏科技大学电子信息学院,江苏镇江212003【正文语种】中文【中图分类】TN492SoC（system on chip，系统芯片）设计技术产生于上世纪90年代中期，随着集成电路产业的快速发展，SoC设计也在朝着规模更庞大，功能更复杂的方向发展。

对于如今的SoC设计而言，较大的逻辑规模使得代码的编写在整个设计中所占用的时间相对减少，更多的时间被用在了对芯片的验证上。

SoC设计的验证方法较为丰富，在实际工程中应用较多的有仿真验证、静态验证、形式验证、物理验证、以及基于FPGA的原型验证等[1]。

诞生近30年来，FPGA工艺技术日趋成熟，其功耗、成本不断降低，规模、速度以及易用性不断增强，使得FPGA的应用日益广泛。

原型验证就是FPGA的一个重要应用领域。

这种通过将SoC代码移植到FPGA平台上实现的验证方式，相对于传统的纯软件仿真验证手段可以节省更多的时间，便于软硬件的协同开发，同时能够降低流片风险，提高成功率。

本文通过一款以OpenRisc1200处理器为核心的基带芯片，阐述了原型验证硬件资源的整合、IP替换、顶层集成、测试激励仿真、综合实现以及硬件联调等FPGA 原型验证的软硬件平台构建和使用方法，有效的缩短了SoC开发时间，降低了成本，提高了流片成功率。

一种基于FPGA的传感器网络SoC原型验证平台的制作方法专利名称：一种基于FPGA的传感器网络SoC原型验证平台的制作方法技术领域：本发明属于集成电路技术领域，涉及一种传感器网络SoC的原型验证平台，具体涉及一种基于FPGA的传感器网络SoC的可重用验证平台。

背景技术：随着集成电路设计技术的发展，目前已经进入系统芯片设计时代。

系统芯片，也称为SoC(System-on-Chip),是从整个系统的功能和性能出发,用软硬件的设计和验证方法，利用IP复用，在一个芯片上实现复杂的功能。

在SoC的设计过程中，验证为极其重要的步骤，其目的是要保证设计数据和设计规范的一致性。

功能验证在集成电路设计过程中要占50-80%的工作量。

基于原型验证平台的SoC验证是一种主流的验证方法之一。

芯片原型可以采用软原型或者虚拟原型，即将待验证的设计对象采用软件的形式进行表示。

这种方法的仿真程度很高，但由于SoC硬件模块数目众多、内嵌软件复杂，基于软原型或虚拟原型的验证会变得十分缓慢，而且调试软件极不方便。

随着FPGA技术的快速发展，其速度、规模不断增大，成本不断降低，使得以其为硬件载体进行芯片原型验证成为一种重要方法。

从而在系统芯片开发前期，利用FPGA提供一个可尽早仿真、验证系统芯片的平台，以实时的方式运行协同设计所产生的软硬件代码，尽早的发现系统集成过程中的问题，从而达到加快芯片的开发速度、提供成功率的目的。

随着嵌入式系统、无线通信、网络等技术的快速发展，具有感知、计算和无线网络通信能力的传感器以及由其构成的无线传感器网络引起了人们的极大关注，低成本、小型化的无线传感器网络SoC需求也越来越迫切。

ARM7核是ARM公司的一个成熟的IP核，基于该IP核的SoC具有稳定性高，开发能力强等优点。

为了加快基于ARM7核的无线传感器网络SoC的设计速度，提高设计成功率，迫切需要传感器网络SoC的原型验证平台。

发明内容本发明鉴于基于软原型或者虚拟原型的SoC验证速度慢，同时鉴于ARM7核的广泛应用，提供了一种面向ARM7的、基于FPGA的传感器网络SoC的原型验证平台，为提高传感器网络SoC流片成功率，加快传感器网络SoC的开发，降低传感器网络SoC应用系统的开发成本提供可能。

龙源期刊网 Synopsys推出基于FPGA全新HAPS—80原型解决方案作者：来源：《中国电子报》2015年第70期本报讯新思科技（svnopsys）目前宣布：推出全新HAPS-80基于FPGA的原型系统，该系统为Synopsys的端到端原型解决方案的一部分。

基于FPGA的HAPS-80原型系统，结合PmtoCompiler软件，提供高达100MHz的多FPGA性能，以及全新的、自动化的引脚高速时分复用。

ProtoCompiler软件专用于HAPS系统，自动化分区使首款原型的完成时间缩短为平均不到两周。

HAPS-80企业级配置采用赛灵思（Xilinx）VittexUltraScale FP-GA芯片，可支持高达16亿个专用集成电路（ASIC）逻辑门，并支持面向并行设计执行的远程使用和多设计模式。

内置调试功能，能够捕获到数干个RTL信号，由工具自动插入，实现更高的调试效率和可见度。

作为Synopsys Verification continuum平台的一部分，vcs仿真结合Unified Compile以及veldi调试结合Unified Debug简化了在仿真、模拟和原型之间的移植，使设计和验证的启动时间缩短了数月。

“Synopsys使用了xilinx前6代FPGA器件，是Xilinx在基于FPGA原型验证领域内的长期商业伙伴。

synopsys紧密集成了硬件和软件HAPs基于FPGA的原型解决方案，定位于从vmex UltrascaleVU440器件提供最高性能和最大容量。

”Xilinx测试、测量和仿真市场业务部总监HannekeKrekels表示，“UltraScale芯片的器件密度提升了2.2倍，I/O增加了21%，它对于使用HAPs系统来实现多FPGA分区的复杂soc原型是非常理想的。

”（刘静）。

S2C 为Virtex7 2000T FPGA 快速ASIC 原型验证系统组建Prototype ReadyTM 接口库
快速SoC 原型验证解决方案提供商S2C Inc.近日宣布：为提高SoC 原型开发速度，其日渐扩大的预制硬件和软件组件库，将加入13 款最新的Prototype Ready 接口卡和配件。

凭借这些新模块，用户可使用多种不同的接口（例如PCIe、千兆以太网、HDMI、LCD 和双A9 ARM 处理器）进行SoC 原型设计，并通过S2C 的Virtex-7 TAI Logic Module 系列快速搭建SoC/ASIC 原型验证平台。

这些预制解决方案可以让用户将全部精力放在原型开发上，
无需再重新创建已经被S2C 实现和验证过的解决方案。

S2C 为Virtex-7 2000T FPGA 的快速ASIC 原型验证系统组建当前最大规模的Prototype ReadyTM 接口库
我们的Prototype Ready 库中加入这13 个新成员后，我相信我们目前所掌握的快速SoC/ASIC 原型验证平台专用接口卡和配件将是世界上范围最
广的，特别是对于使用最新Xilinx Virtex-7 FPGA 设计的原型验证平台来说。

S2C 的CEO Toshio Nakama 表示。

我们所涉及的全新V7 TAI Logic Module。

基于FPGA的视频解码芯片验证平台设计
李宇;梅顺良
【期刊名称】《微计算机信息》
【年(卷),期】2008(24)17
【摘要】随着视频编解码算法复杂度的增加,视频处理器设计的难度和成本也大幅度增加.针对视频解码器芯片的仿真和验证要求,文章提出了视频解码芯片的验证框架.基于VirtexE系列的FPGA芯片设计实现了视频解码器的验证平台.并对视频解码器的FPGA的验证问题进行了分析.
【总页数】3页(P209-211)
【作者】李宇;梅顺良
【作者单位】100084,北京,清华大学电子工程系;100084,北京,清华大学电子工程系
【正文语种】中文
【中图分类】TN919.82
【相关文献】
1.基于FPGA的H.264视频编码芯片验证平台设计 [J], 张玢
2.基于FPGA和视频解码芯片的实时图像采集系统设计 [J], 杜林奇;许开宇;张欣璐
3.基于FPGA的AVS视频解码芯片验证平台设计 [J], 魏先政;李风志;秦盼;王祖强
4.基于FPGA的H.264/AVC视频解码系统验证平台的设计 [J], 朱本营;林涛
5.基于FPGA的视频解码芯片I2C总线配置 [J], 韩红霞
因版权原因，仅展示原文概要，查看原文内容请购买。