第03讲——测试经济 超大规模集成电路测试技术课件
- 格式:ppt
- 大小:462.00 KB
- 文档页数:17
目录摘要 (1)关键词 (1)Abstract (1)1 引言 (1)2 测试的基本概念 (2)2.1 测试的原理 (2)2.2 测试的环节 (2)2.3 测试的可靠性 (3)2.4 测试的分类 (3)3 测试的难度 (3)4 测试方法 (4)4.1 多工位测试 (4)4.2 SIP测试 (4)4.3 IDDQ测试 (4)4.4 DFT测试 (5)4.4.1 集成电路的可测试质量评价 (5)4.4.2 可测试性设计的目标 (5)4.4.3 效益和成本的分析 (5)4.4.4 三种DFT方案的对比分析 (6)4.4.5 DFT技术的应用策略 (7)4.5 系统测试 (7)4.6 模拟和混合信号测试 (7)5 总结 (8)致谢 (9)参考文献 (9)超大规模集成电路测试技术网络工程专业学生曲倩倩指导教师吴俊华摘要:随着电子工业发展、特征尺寸减少、集成度持续增加,需要更有效的测试方法以保证芯片的可靠操作。
为了控制产品的成本,测试工程师在不断地改进和组合各种测试方法。
首先综述了VLSI 测试的几项基本概念,测试的基本原理、测试的环节、测试的可靠性和测试的分类。
测试必然存在难度,随之分析了存在难度的原因。
然后介绍了多工位测试、SIP测试、IDDQ测试、DFT测试和系统测试五种测试方法,并分析比较了这几种方法各自的特点。
最后,预计了VLSI的未来,为了降低测试的难度,可测试性设计至关重要。
关键词:集成电路测试效率系统可测性The Test Technique of Very Large Scale IntegrationStudent Majoring in Network Engineering Qu QianqianTutor Wu JunhuaAbstract: With the electronics industry development, reduced feature size and increasing integration level, better and more efficient testing methods are needed to ensure reliable operation of the chip. In order to control the cost of the product, test engineers are constantly improving and combining various testing methods.Several basic concepts of VLSI testing, the classification reliability and testing principle, testing part of the test are reviewed firstly. Inevitably, the test is difficult, and the cause of the difficulty is analyzed. Then multistage test, SIP test, IDDQ test, DFT test and system testing are introduced, analyzed and compared. Finally, VLSI is expected ahead. In order to reduce the difficulty of the tests, the design of testability is essential.Key words:Integration; Testing; Productivity; System; Testability1引言集成电路的复杂性在日益增加,自从芯片系统(SOC)实现之后,各种知识产权(IP)模块大量集成在同一芯片内,包括逻辑电路、存储器、模/数和数/模转换器、射频前端等等。