集成电路封装测试题 期末2017

集成电路设计期末考试试题（ A ）卷参考答案一、填空题（每空一分，共20分）1. 2 12. Q=CV GE3. 衬底掺杂浓度4. 体效应5. 沟道中载流子的迁移率阈值电压V T随温度的变化6. MOS管的栅宽偏置电流7. 1/A2 1/A2 8. 温度垂直电场水平电场9. 互连线电阻电容电感传输线10. CXXXXXXX N+ N- V ALUE＜IC=INCOND＞二、简答题（每题10分，共60分）1.答：A当沟道长度L减小时阈值电压降低，而沟道宽度W变窄时引起阈值电压提高；B随着Vds的增加，在漏区的耗尽层宽度会有所增加，导致阈值电压提高。

C 实际栅长有一部分覆盖在氧化层上，氧化层下面会引起耗尽电荷，栅电压要加的较大才能使沟道反型。

D 栅电压增加时，表面迁移率会下降E 当Vds增大时，MOS管的漏端沟道被夹断并进入饱和区，Vds进一步增大，使沟道的有效长度减小2. 答：A源漏扩散电阻，在金属栅与硅栅技术的CMOS 工艺中，与漏源区同时制成，，方块电阻为20-100欧，不宜制作大电阻，误差为±20%，不能制作精密电阻。

B P/N阱扩散电阻，该结构电阻值较大，为1000-5000欧，面积也大，误差为±40%。

C 注入电阻。

由于离子注入精度可以控制掺杂浓度和注入深度，且横向扩散小，方块电阻为50-1000欧，可以制作大电阻而不占用大面积D 多晶硅电阻。

方块电阻为30-200欧，，难以制作精密电阻E薄膜电阻，该电阻的线性度好。

3. 答：4答：SPICE软件包含三个内建MOS场效应管模型：①1级模型通过电流—电压的平方律特性描述,考虑了衬底调制效应和沟道长度调制效应。

②2级模型是一个详尽解析的MOSFET模型。

考虑了沟道电压的影响，对基本方程进行了一系列半经验性的修正。

③3级模型是一个半经验模型。

在精确描述各种二级效应的同时，可以节省计算时间，引入了模拟静电反馈效应的经验模型、迁移率调制系数和=饱和电场系数。

《集成电路先进封装与系统集成技术》结业测试试题一、单项选择题：1、下面哪项不是AiP天线技术出现的原因？()A)随着应用频率的提高天线尺寸越来越小，可集成于封装体内B)AiP技术有利于降低射频芯片与天线互连距离，降低互连损耗C)AiP天线引入可以降低封装的成本，2、从工艺流程分类，eW1B属于下面哪种类型的扇出型封装？OAchip-first(face-down)Bchip-first(face-up)Cchip-Iast(RD1-first)3、下面哪种封装形式不能进行多芯片集成？OA.chip-firstFanout(face-down)B.chip-firstFanout(face-up)C.chip-1astFanout(RD1-first)D.W1-CSP4、下面哪种扇出型封装形式更容易实现细线宽线距的RD1再布线？OAchip-first(face-down)Bchip-first(face-up)Cchip-1ast(RD1-first)5、DeSmear在处理基材时的顺序？()A)蓬松.除胶.活化(B）清洁.除胶■中和C）蓬松■除胶■中和（C产D）清洁-蓬松-除胶6、以下哪个参数不属于信号完整性设计考虑的范畴？OA）S参数；（B）特性阻抗；O延时；（D）直流压降7、采用以下哪个手段可以明显降低电源/地平面的交流阻抗？O A）并联电容；（（：确?’:案）B）串联电容；O串联电感；（D）并联电阻8、下面哪些表述是正确的？OA.材料表面越粗糙润湿性越好B.泊松比是纵向应变与横向应变之比C.弹性模量又称杨氏模量｛D.湿扩散系数与温度不相关二、多项选择题：1、毫米波通讯应用中采用什么方法增加基站传输距离？OA）采用大规模相控阵列⑺―）B）采用波束赋形合成C）采用较大功率元器件（（正来用案）D）增加基站密度2、降低电容互连寄生的方法有什么？OA）增加馈入点个数（JB）采用介电常数较高的薄膜材料C）馈入电对称且保证与馈出口形成电流均匀D）缩短互连线长度（I1产木）3、晶圆级封装的驱动力是什么？OA.成本（正确答案）B.封装尺寸］C.电/热学性能｛,W）D.集成性能4、芯片尺寸封装中，UBM的作用是什么？OA.防止焊料扩散（正确答案）B.提高焊料的可焊性C.保护RD1层D.提高热力学性能5、热传递包含哪几种传热方式？OA.热传导B.热对流C.热辐射D.热串扰6、物体的传导热阻与哪些因素有关？O A.热导率.（>B物体长度.（IHC横截面积 aD.温度7、对流热阻与哪些因素有关？OA.物体与流体之间的有效接触面积（：除笆制B.对流系数C.温度8、电镀时对于沉积光亮起作用的是哪些成份？OA）硫酸（B）光亮剂（diO整平剂（D）载运剂（；E）氯离子I9、埋入技术的优点有哪些？OA）减小封装尺寸（（IB）提高I/O密度（（正确答案）O减少寄生参数D）散热性能优异（IE）只适合有源埋入10、信号完整性设计时，从如下哪几个方面展开传输链路的阻抗匹配？O A）调整传输线的线宽线距;，,/A）B）过孔的焊盘和反焊盘大小设计;（II：'1上案）O电源平面的分布和尺寸；D）接插件的匹配设计11、传输线的特性阻抗与如下哪几个参数有关？（）A）线宽线距；（B）介质的损耗角正切；C）与回流平面的距离；（（」IuuD）介电常数（12、以下哪些手段可以提升信号传输质量？（）A）绕线；（B）阻抗匹配;（：C）缩短传输路径；（Hu-ID）采用低损耗角正切的介质］「''>'>；■）13、可靠性设计流程中需要输入哪些参数？OA.验证手段B.封装结构IC.封装材料性能D.施加载荷14、热应力仿真时需要提供材料哪些力学性能？OA.模量，B.热膨胀系数C.泊松比，D.玻璃化温度15、减小电子封装热应力的方法有哪些？OA.优化封装结构B.选择热膨胀系数匹配的封装材料C.在焊球或者微凸点间隙中填充底填胶,D.降低最高工艺温度16、可靠性设计的指标包含哪几部分？OA）可靠性指标（I1B）性能参数的稳定性IC）环境适应性（正确答案）D）必须消除或控制的过应力失效与磨损失效I1j）三、判断题：1、热辐射需要任何介质［判断题］对错2、热辐射可以在真空中传播［判断题］对（正确答案）错四、简答题：1、电尺寸的概念是什么?对于一个ICm的微带线在IooGHZ应用下属于电大尺寸还是电小尺寸情况？2、对于电磁场屏蔽的有效方案是什么？3、什么叫黑体?4、SAP工艺增层的工艺流程顺序是什么？5、FCBGA的芯板有哪些特点?6、请描述TSV的定义;7、TSV中哪个参数是衡量垂直互连的密度的?是如何定义的8、请以无源硅转接板(Si1iCOnPaSSiVeinterPoSer)为例，描述TSV工艺流程;9、基于TSV工艺模块在整个芯片制造流程的O区分，可以分为如下三种:和技术路线10、基于TSV技术的C1S封装，通常选择哪种方式的TSV工艺？。

一、填空题1、将芯片及其余因素在框架或基板上部署，粘贴固定以及连结，引出接线端子而且经过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装置成完好的系统或许设施，这个过程称之为广义封装。

2、芯片封装所实现的功能有传达电能；传达电路信号；供给散热门路；构造保护与支持。

3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。

4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。

5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。

6、成型技术有多种，包含了转移成型技术、发射成型技术、预成型技术、此中最主要的是转移成型技术。

7 、在焊接资猜中，形成焊点达成电路电气连结的物质叫做焊料；用于去除焊盘表面氧化物，提升可焊性的物质叫做助焊剂；在 SMT 中常用的可印刷焊接资料叫做锡膏。

8、气密性封装主要包含了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。

9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、光刻工艺。

10、集成电路封装的层次分为四级分别为模块元件（ Module）、电路卡工艺（ Card ）、主电路板（Board ）、完好电子产品。

11 、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平展工艺、电化学腐化、湿法腐化、等离子增添强学腐化等。

12、芯片的互连技术能够分为打线键合技术、载带自动键合技术、倒装芯片键合技术。

13、DBG 切割方法进行芯片办理时，第一进行在硅片正面切割一定深度切口再进行反面磨削。

14、膜技术包含了薄膜技术和厚膜技术，制作较厚薄膜常常采纳丝网印刷和浆料干燥烧结的方法。

15、芯片的表面组装过程中，焊料的涂覆方法有点涂、丝网印刷、钢模板印刷三种。

16、涂封技术一般包含了顺形涂封和封胶涂封。

二、名词解说1、芯片的引线键合技术 (3 种)是将细金属线或金属带按次序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包含超声波键合、热压键合、热超声波键合。

集成电路封装测试题期末20171、引线键合技术的分类及结构特点？答：1、热压焊：热压焊是利用加热和加压力，使焊区金属发生塑性形变，同时破坏压焊界面上的氧化层，使压焊的金属丝与焊区金属接触面的原子间达到原子的引力范围，从而使原子间产生吸引力，达到“键合”的目的。

2、超声焊：超声焊又称超声键合，它是利用超声波(60-120kHz)发生器产生的能量，通过磁致伸缩换能器，在超高频磁场感应下，迅速伸缩而产生弹性振动经变幅杆传给劈刀，使劈刀相应振动；同时，在劈刀上施加一定的压力。

于是，劈刀就在这两种力的共同作用下，带动Al丝在被焊区的金属化层(如Al 膜）表面迅速摩擦，使Al丝和Al膜表面产生塑性形变。

这种形变也破坏了Al层界面的氧化层，使两个纯净的金属面紧密接触，达到原子间的“键合”，从而形成牢固的焊接。

3、金丝球焊：球焊在引线键合中是最具有代表性的焊接技术。

这是由于它操作方便、灵活，而且焊点牢固，压点面积大，又无方向性。

现代的金丝球焊机往往还带有超声功能，从而又具有超声焊的优点，有的也叫做热(压)(超)声焊。

可实现微机控制下的高速自动化焊接。

因此，这种球焊广泛地运用于各类IC和中、小功率晶体管的焊接。

2、载带自动焊的分类及结构特点？答：TAB按其结构和形状可分为Cu箔单层带：Cu的厚度为35-70um，Cu-PI双层带Cu-粘接剂-PI三层带Cu-PI-Cu双金属3、载带自动焊的关键技术有哪些？答：TAB的关键技术主要包括三个部分：一是芯片凸点的制作技术；二是TAB载带的制作技术；三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。

制作芯片凸点除作为TAB内引线焊接外，还可以单独进行倒装焊（ＦＣＢ）4.倒装焊芯片凸点的分类、结构特点及制作方法？答：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4 技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。

先整体形成UBM 层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。

名词解释：1.集成电路芯片封装：利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。

2.芯片贴装：3.是将IC芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。

4.芯片互联：5.将芯片与电子封装外壳的I/O引线或基板上的金属布线焊区相连接。

6.可焊接性:指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。

7.可润湿性：8.指在焊盘的表面形成一个平坦、均匀和连续的焊料涂敷层。

9.印制电路板：10.为覆盖有单层或多层布线的高分子复合材料基板。

11.气密性封装：12.是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装。

13.可靠性封装：14.是对封装的可靠性相关参数的测试。

15.T/C测试：16.即温度循环测试。

17.T/S 测试：18.测试封装体抗热冲击的能力。

19.TH测试：20.是测试封装在高温潮湿环境下的耐久性的实验。

21.PC测试：22.是对封装体抵抗抗潮湿环境能力的测试。

23.HTS测试：24.是测试封装体长时间暴露在高温环境下的耐久性实验。

封装产品长时间放置在高温氮气炉中，然后测试它的电路通断情况。

25.Precon测试：26.模拟包装、运输等过程，测试产品的可靠性。

27.金线偏移：28.集成电路元器件常常因为金线偏移量过大造成相邻的金线相互接触从而产生短路，造成元器件的缺陷。

29.再流焊：30.先将微量的铅锡焊膏印刷或滴涂到印制板的焊盘上，再将片式元器件贴放在印制板表面规定的位置上，最后将贴装好元器件分印制板放在再流焊设备的传送带上。

简答：1.芯片封装实现了那些功能？传递电能、传递电路信号、提供散热途径、结构保护与支持2．芯片封装的层次五个层次：零级层次:在芯片上的集成电路元器件间的连线工艺第一层次：芯片层次的封装第二层次：将第一个层次完成的封装与其他电子元器件组成的一个电路卡的工艺第三层次：将第一个层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺第四层次：将数个子系统组装成一个完整电子产品的工艺过程3.简述封装技术的工艺流程硅片减薄、硅片切割、芯片贴装、芯片互联、成型技术、去飞边毛刺、切筋成形、上焊锡、打码4.芯片互联技术有哪几种?分别解释说明打线健合技术（WB）：将细金属线或金属按顺序打在芯片与引脚架或封装基板的焊垫上形成电路互联。

2017学年第一学期《电子电工类》期末试卷电子基础部分（满分75分）班级姓名学号成绩一、填空题（本大题共9小题，每空格1分，共20分）1、N型半导体中是多数载流子，PN结具有特性。

2、晶体三极管的电流放大作用，实质上是用较小的电流信号去控制的大电流信号，是“以小控大”的作用。

3、滤波电路将脉动直流电变为的直流电，采用电容滤波时，电容必须与负载。

4、3CX是型材料的低频小功率三极管。

5、CW7815三端集成稳压器的输出电压为伏。

6、有一直流负载两端的电压为24V，流过的电流为0.5A，若采用桥式整流电容滤波电路供电，则电源变压器的二次电压为V，流过二极管的电流为A，二极管承受的最高反向电压为V。

7、共集电极放大电路又称为或，其特点是：输出电压与输入电压且略小于输入电压；输入电阻；输出电阻。

8、为使电压放大电路中的三极管能正常工作，必须选择合适的。

9、若静态工作点Q设置太高，容易产生失真；若造成输出电压正半周部分削波，则电路可能产生失真。

二、选择题（本大题共10小题，每小题2分，共20分）1、工作在放大区的某三极管，如果I B从20μA增大到40μA时，I C从1mA变为2mA，那么它的β约为（）。

A.10B.50C.75D.1002、用直流电压表测得某放大电路中的某晶体管三个电极1、2、3的电位分别是V1 = 3V，V2 = 3.7V，V3 = 9V，则晶体管三个电极分别是（）。

A.1脚为e，2脚为b，3脚为c C. 1脚为e，2脚为c，3脚为bB.1脚为b，2脚为e，3脚为c D. 1脚为c，2脚为b，3脚为e3、当晶体二极管工作在伏安特性曲线的正向特性区，且所受正向电压大于其门槛电压时，则晶体二极管导通，该门槛电压硅管为（）。

A.0.1-0.2VB.0.3VC.0.5VD.0.7V4、有两个稳压二极管，一个稳压值是9V，另一个稳压值是7.5V，若把它们串联起来使用，可组成种不同的稳压值。

（）。

1.摩尔定律的内容：单位面积芯片上所能容纳的器件数量，每12-18个月翻一番。

2.摩尔定律得以保持的途径：特征尺寸不断缩小、增大芯片面积及单元结构的改进。

3.图形的加工是通过光刻和刻蚀工艺完成的。

4.在场区中，防止出现寄生沟道的措施：足够厚的场氧化层、场区注硼、合理的版图。

5.形成SOI材料的三种主要技术：注氧隔离技术、键合减薄技术、智能剥离技术。

6.实际的多路器和逆多路器中输入和输出一般是多位信息，如果对m个n位数据进行选择，则需要n位m选一多路器。

7.在氧化层上形成所需要的图形的步骤：甩胶、曝光、显影、刻蚀、去胶。

8.版图设计规则可以用两种形式给出：微米规则和λ规则。

9.常规CMOS结构的闩锁效应严重地影响电路的可靠性，解决闩锁效应最有效的办法是开发多晶硅技术。

10.要实现四选一多路器，应该用2位二进制变量组成4个控制信号，控制4个数据的选择。

11.摩尔分析了集成电路迅速发展的原因，他指出集成度的提高主要是三方面的贡献：特征尺寸不断缩小、芯片面积不断增大、器件和电路结构的不断改进。

12.缩小特征尺寸的目的：使集成电路继续遵循摩尔定律提高集成密度；提高集成度可以使电子设备体积更小、速度更高、功耗更低；降低单位功能电路的成本，提高产品的性能/价格比，使产品更具竞争力。

13.N阱CMOS主要工艺步骤：衬底硅片的选择→制作n阱→场区氧化→制作硅栅→形成源、漏区→形成金属互连线。

14.解决双极型晶体管纵向按比例缩小问题的最佳方案之一，就是采用多晶硅发射极结构，避免发射区离子注入对硅表面的损伤。

15.n输入与非门设计考虑，根据直流特性设计：Kr=KN/KP=n3/2；根据瞬态特性设计：Kr=KN/KP=n。

n输入或非门设计考虑，根据直流特性设计：Kr=KN/KP=n-3/2；根据瞬态特性设计：Kr= Kr=KN/KP=1/n.16.CE等比例缩小定律要求器件的所有几何尺寸，包括横向和纵向尺寸，都缩小k倍；衬底掺杂浓度增大K倍；电源电压下降K倍。

《集成电路测试》期末复习题库【附答案】（试题按章节分类）【填空】1、切筋成型其实是两道工序：切筋和打弯，通常同时完成。

2、对SMT装配来讲，尤其是高引脚数目框架和微细间距框架器件，一个突出的问题是引脚的非共面性。

3、打码方法有多种，其中最常用的是印码：包括油墨印码(ink marking)和激光印码(Laser Marking)两种。

4、在完成打码工序后，所有器件都要100％进行测试。

这些测试包括一般的目检、老化试验和最终的产品测试。

5、对于连续生产流程，元件的包装形式应该方便拾取，且不需作调整就能够应用到自动贴片机上。

【选择】1、气密性封装是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装形式，通常用作芯片封装的材料中，能达到所谓气密性封装的只有：金属、陶瓷和玻璃2、金属封装现有的封装形式一般包括平台插入式金属封装、腔体插入式金属封装、扁平式金属封装和圆形金属封装等。

3、根据所使用材料的不同，元器件封装主要分为金属封装、陶瓷封装和塑料封装三种类型。

4、金属封装由于在最严酷的使用条件下具有杰出的可靠性而被广泛用于军事和民用领域。

【讨论】1、各向异性材料、各向同性材料的区别是什么？所有物理性质在不同方向是一样的是各向同性材料，大部分物理性质在不同方向是不一样的是各向异性材料。

2、除氧化铝外，其他陶瓷封装材料有哪些？氮化铝、碳化硅、氧化铍、玻璃陶瓷、钻石等材料。

【填空】6、金属与玻璃之间一般黏着性不佳。

7、控制玻璃在金属表面的湿润能力是形成稳定粘结最重要的技术。

8、玻璃密封材料的选择应与金属材料的种类配合。

9、酚醛树脂、硅胶等热硬化型塑胶为塑料封装最主要的材料。

【选择】5、塑料封装具有低成本、薄型化、工艺较为简单、适合自动化生产等优点。

6、玻璃密封的主要缺点是：强度低、脆性高。

7、通孔插装式安装器件又分为以下几种：（1）塑料双列直插式封装：（2）单列直插式封装（3）塑料针栅封装8、去溢料方法：机械喷沙、碱性电解法、化学浸泡+高压水喷法。

一、填空题1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。

2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。

3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。

4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。

5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。

6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。

7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。

8、气密性封装主要包括了金属气密性封装、瓷气密性封装、玻璃气密性封装。

9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、光刻工艺。

10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。

11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。

12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。

13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。

14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。

15、芯片的表面组装过程中，焊料的涂覆方法有点涂、丝网印刷、钢模板印刷三种。

16、涂封技术一般包括了顺形涂封和封胶涂封。

二、名词解释1、芯片的引线键合技术(3种)是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。

1.集成电路封装的目的：保护芯片不受或少受外界环境的影响，并为之提供一个良好的工作环境，以使集成电路具有稳定、正常的功能。

2.集成电路芯片封装狭义：是指利用膜技术及微加工技术，将芯片及其他要素在框架或基板上布置粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。

3.芯片封装实现的功能：四点，一传递电能，主要是电源电压的分配合导通；二传递电路信号主要是减小电路信号的延迟；三提供散热途径；四结构保护与支持为芯片和其他连接部件提供可靠的机械支撑4.封装工程的技术层次：第一层又称芯片层次的封装，是把集成电路芯片与封装基板或引脚架之间的黏贴固定、电路连线与封装保护的工艺。

第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电路卡工艺。

第三层次，将数个第二层次完成的电路卡组合在一个电路板上，使之成为一个部件或子系统的工艺。

第四层次，将数个子系统组装成一个完整电子产品的工艺过程5.封装的分类：单芯片封装SCP与多芯片封装MCP两大类。

按照密封的材料区分，可分为高分子材料和陶瓷材料，按互联方式，分为引脚插入型和表面贴装型；依引脚分布，封装元件有单边引脚、双边引脚、四边引脚与底部引脚四种。

单边引脚有单列封装与交叉引脚式封装，双边引脚有双列封装，小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装6.芯片封装所用材料包括：金属、陶瓷、玻璃、高分子等7.集成电路的发展主要表现在：（1）芯片的尺寸越来越大（2）工作频率越来越高（3）发热量日趋增大（4）引脚越来越多8.对封装的要求：随着微电子产业的迅速发展，芯片封装技术朝着小型化，适应高发热方向发展，集成度高，同时适应大芯片要求，高密度化、适应多引脚，高温度环境，高可靠性，考虑环保要求9.封装工艺流程：硅片减薄—硅片切割—芯片贴装—芯片互连—成型技术—去飞毛刺—切筋成型—上焊锡—打码10.硅片的背面减薄主要有磨削、研磨、化学机械抛光、干式抛光、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀、常压等离子腐蚀等。

《集成电路芯片封装技术》考试题得分评分人《集成电路封装与测试技术》考试试卷一、填空题（每空格1分共18分）1、封装工艺属于集成电路制造工艺的工序。

2、按照器件与电路板互连方式，封装可分为引脚插入型（PTH）和两大类。

3、芯片封装所使用的材料有许多，其中金属主要为材料。

4、技术的出现解决了芯片小而封装大的矛盾。

5、在芯片贴装工艺中要求：己切割下来的芯片要贴装到引脚架的中间焊盘上，焊盘的尺寸要与芯片大小要。

6、在倒装焊接后的芯片下填充，由于毛细管虹吸作用，填料被吸入，并向芯片-基板的中心流动。

一个12,7mm见方的芯片，分钟可完全充满缝隙，用料大约0,031mL。

7、用溶剂来去飞边毛刺通常只适用于的毛刺。

8、如果厚膜浆料的有效物质是一种绝缘材料，则烧结后的膜是一种介电体，通常可用于制作。

9、能级之间电位差越大，噪声越。

10、薄膜电路的顶层材料一般是。

11、薄膜混合电路中优选作为导体材料。

12、薄膜工艺比厚膜工艺成本。

13、导电胶是与高分子聚合物（环氧树脂）的混合物。

14、绿色和平组织的使命是：。

15、当锡铅合金中铅含量达到某一值时，铅含量的增加或锡含量的增加均会使焊料合金熔点。

16、印制电路板为当今电子封装最普遍使用的组装基板，它通常被归类于层次的电子封装技术17、印制电路板通常以而制成。

18、IC芯片完成与印制电路板的模块封装后，除了焊接点、指状结合点、开关等位置外，为了使成品表面不会受到外来环境因素，通常要在表面进行处理。

二、选择题（每题2分共22分）1、TAB技术中使用（）线而不使用线，从而改善器件的热耗散性能。

A、铝B、铜C、金D、银2、陶瓷封装基板的主要成分有（）A、金属B、陶瓷C、玻璃D、高分子塑料3、“塑料封装与陶瓷封装技术均可以制成双边排列（DIP）封装，前者适合于高可靠性的元器件制作，后者适合于低成本元器件大量生产”，这句话说法是（）。

A、正确B、错误4、在芯片切割工序中，（）方法不仅能去除硅片背面研磨损伤，而且能除去芯片引起的微裂和凹槽，大大增强了芯片的抗碎裂能力。

华侨大学本科考试卷2017 —2018 学年 第 二 学期（A 卷）学院 信息科学与工程学院 课程名称 微电子器件与电路 考试日期姓名 专 业 集成电路与集成系统 学 号题号 1 2 3 4 5 6 7 8 合计 分值 8 8 8 8 12 25 15 16 100 得分常用物理量：Si 本征载流子浓度1031.510i n cm −=× 电子电荷量191.610q C −=× 硅电子亲和能 4.01si q eV χ= 硅禁带宽度 1.12g E eV = 热电压 /26T V kT q mV == 真空介电常数1408.8510/F cm ε−=× 硅介电常数 011.7si εε= 二氧化硅介电常数 203.9siO εε= 金属铝的功函数为 4.28m q eV φ=单位换算：369121510;10;10;10;10m n p f m −−−−−=====1.[8%]已知T=300K 时，砷化镓半导体有效态密度为1734.710CN cm −=× 1837.010VN cm −=×，砷化镓的禁带宽度为 1.42g E eV = ，且禁带宽度不随温度变化。

(1)计算T=300K 时砷化镓的本征载流子浓度。

【3%】 (2)计算T=400K 时砷化镓的本征载流子浓度。

【3%】(3)从半导体物理角度，定性解释为什么高温时，本征载流子浓度增加？【2%】6. [25%] 一个MOS 晶体管制造在掺杂浓度为1631.510aN cm −=×的P 衬底上，氧化层厚度为10nm ，氧化层固定电荷密度Q SS 为1011#/cm -2.MOS 电容面积为4210cm −−(1)求栅氧化层单位面积电容Cox 【1%】(2)当栅材料为金属铝时，试求金属半导体功函数差ms φ【2%】 (3)试求该MOS 结构的平带电压V FB 【2%】(4)试求该MOS 结构在反型时最大耗尽层厚度x dTmax 【2%】 (5)试求该MOS 结构的阈值电压【5%】 (6)求平带时MOS 电容的电容值C FB 【3%】(7)求该高频CV 特性测量中，反型点时MOS 电容具有最小电容C min 。

《微电子封装技术》试卷一、填空题(每空2分,共40分)1．狭义的集成电路芯片封装是指利用精细加工技术及，将芯片及其它要素在框架或基板上，经过布置、粘贴及固定等形成整体立体结构的工艺。

2．通常情况下，厚膜浆料的制备开始于粉末状的物质，为了确保厚膜浆料达到规定的要求，可用颗粒、固体粉末百分比含量、三个参数来表征厚膜浆料。

3．利用厚膜技术可以制作厚膜电阻，其工艺为将玻璃颗粒与颗粒相混合，然后在足够的温度/时间下进行烧结以使两者烧结在一起。

4．芯片封装常用的材料包括金属、陶瓷、玻璃、高分子等，其中封装能提供最好的封装气密性。

5．塑料封装的成型技术包括喷射成型技术、、预成型技术。

6．常见的电路板包括硬式印制电路板、、金属夹层电路板、射出成型电路板四种类型。

7. 在元器件与电路板完成焊接后，电路板表面会存在一些污染，包括非极性/非离子污染、、离子污染、不溶解/粒状污染4大类。

8. 陶瓷封装最常用的材料是氧化铝，用于陶瓷封装的无机浆料一般在其中添加玻璃粉，其目的是调整氧化铝的介电系数、，降低烧结温度。

9. 转移铸膜为塑料封装最常使用的密封工艺技术，在实施此工艺过程中最常发生的封装缺陷是现象。

10. 芯片完成封装后要进行检测，一般情况下要进行质量和两方面的检测。

11. BGA封装的最大优点是可最大限度地节约基板上的空间，BGA可分为四种类型：塑料球栅阵列、、陶瓷圆柱栅格阵列、载带球栅阵列。

12. 为了获得最佳的共晶贴装，通常在IC芯片背面镀上一层金的薄膜或在基板的芯片承载架上先植入。

13. 常见的芯片互连技术包括载带自动键合、、倒装芯片键合三种。

14. 用于制造薄膜的技术包括蒸发、溅射、电镀、。

15. 厚膜制造工艺包括丝网印刷、干燥、烧结，厚膜浆料的组分包括可挥发性组分和不挥发性组分，其中实施厚膜浆料干燥工艺的目的是去除浆料中的绝大部分。

16. 根据封装元器件的引脚分布形态，可将封装元器件分为单边引脚、双边引脚、与底部引脚四种。