下载文档原格式
采用内置于FPGA中的软核CPU加速嵌入式系统设计
程光尧
【期刊名称】《世界电子元器件》
【年(卷),期】2005(000)004
【摘要】当前，嵌入式系统开发工程师面临的挑战有几个方面：一是要找到满足系统应用要求的处理器，同时兼顾降低产品成本，并达到一定的系统性能。
二是要能够提供一个比较长的产品周期，以使客户不用担心会产品的过旧或停产等问题。
【总页数】4页(P87-90)
【作者】程光尧
【作者单位】Altera亚太区高级嵌入系统应用工程师
【正文语种】中文
【中图分类】TN791
【相关文献】
1.一种SRAM型FPGA内嵌CPU软核的SEU效应防护设计与验证 [J], 杜新军;周建华;胡剑平
2.基于FPGA片上8位CPU软核Picoblaze的USB接口设计 [J], 张飞;王焕玉
3.FPGA嵌入式微处理器软核迎向开放时代Actel推出专为FPGA而优化的32位ARM软核系列 [J], 任苙萍
4.一种基于FPGA和软核CPU的嵌入式系统设计方法 [J], 王赋攀;毕国堂
5.一种基于FPGA和软核CPU的嵌入式系统设计方法 [J], 王赋攀;毕国堂
因版权原因，仅展示原文概要，查看原文内容请购买。
基于可编程片上系统的嵌入式系统设计一、引言随着信息技术的迅猛发展，嵌入式系统已经成为现代社会中不可或缺的一部分。
嵌入式系统作为硬件和软件相结合的集成系统，拥有自主性能和专用性能，可以广泛应用于消费电子，医疗，安防等领域。
在嵌入式系统设计中，可编程片上系统（FPGA）已成为一种常用的设计方法。
本文将介绍基于可编程片上系统的嵌入式系统设计方法和应用。
二、可编程片上系统可编程片上系统是一种基于FPGA技术的芯片，其可以被编程实现任何数字电路的功能。
FPGA的设计和实现过程是通过硬件描述语言进行的，比如VHDL和Verilog。
设计人员可以用硬件描述语言对电路功能进行描述，在FPGA中进行实现。
与ASIC不同，FPGA的设计过程相比而言还是比较容易的。
因此，FPGA广泛应用于嵌入式系统设计中。
三、基于可编程片上系统的嵌入式系统设计在嵌入式系统设计中，FPGA经常被用来实现数字信号处理和控制等高性能的电路。
可编程片上系统（FPGA）的设计过程包括系统级设计、硬件描述和实现。
最终的结果是将设计好的可编程片上系统制成一个集成电路。
在设计时可以选择一整套已有的IP核来满足要求，也可以通过硬件描述语言进行开发和实现。
在实现的过程中，需要进行功能仿真，电路综合，输出编程文件等一系列工作。
以一个LED闪烁的设计为例，该例子通过控制输出口达到LED闪烁的效果。
示例具体设计如下：1. 系统级设计设计一个简单控制模块，该模块需要控制FPGA的输出口。
2. 硬件描述使用Verilog描述一个简单的模块，通过端口功能将头文件与IP核库结合。
该模块能够控制输出端口，实现LED的闪烁。
module led_blink(input clk, // 时钟信号output reg led // 输出口);always @(posedge clk)led <= ~led; // LED闪烁endmodule3. 实现将硬件描述修改为逻辑网表，通过FPGA综合软件进行综合，将设计转换到制约文件，最后生成输出编程文件。
通用串行总线USB （Universal Serial Bus ）是应用于PC 领域的接口技术，已得到广泛应用。
USB2.0已成为目前电脑中的标准扩展接口[1]。
本系统设计的目的在于为公共交换电话网络（PSTN ）和PC 机之间提供一个数字接口，设计中PC 机是主机，基于FPGA 的嵌入式系统是USB 设备。
该系统是IP -PBX 的简化系统，大量工作由PC 的服务器完成，而这里重点介绍以FPGA 为控制核心的USB 接口设计。
1系统结构设计该系统通过TRM （Telephone Response Module ）和PC 服务器实现PSTN 网络和Internet 网络之间自由、高效通话。
图1为整个系统结构示意图。
系统工作过程：当有来电时，DAA 向FPGA 申请中断。
FPGA 收到中断后，使用USB 的中断传输向主机报告有外接来电，则PC 的应用软件会提示用户选择摘机或拒绝。
摘机后，FPGA 在接收到命令后就会接通电话，然后语音数据通过USB 的同步传输进行双向传送。
当用户向外拨号时，其过程与来电时的情况是相同的。
2系统硬件模块设计2.1系统硬件框图本设计采用FPGA 作为核心控制器件[2]，其控制对象是USB2.0接口器件EZ -USB FX2CY7C68013A -56。
图2为EZ -USB 器件工作在Slave FIFO 模式下时FX2USB 和FPGA 的典型电路连接图。
2.2FPGA 和USB 简介设计中的核心控制器件FPGA 选用Altrea 公司的EP2C8Q208C8，而USB 设备器件则选用Cypress 公司的CY7C68013A -56。
EP2C8Q208C8是Altera Cyclone II 系列器件中的一种，Cyclone II FPGA 是基于Stratix II 的90nm 工艺生产的低成本FPGA 。
Cyclone II FPGA 的应用主要定位在终端市场，如消费类电子、计算机、工业和汽车等领域。
运行在基于FPGA的嵌入式系统上的智能家居控制器设计过程详解利用无线传感器节点技术，结合FPGA 嵌入式平台，本文设计一种智能家居控制器。
该系统可以根据需要进行现场编程，利用硬件描述语言实现。
完成数据验证、分析、处理、发送和保存，并通过接口传送至终端处理设备或通过INTERNET 查看现场信息，从而提高家居控制器的覆盖面和灵活性。
在某小区经试用系统工作正常，完全能够达到用户需要，具有较好的应用价值。
1 引言智能家居通常定义为利用嵌入式技术、网络技术和综合布线技术，通过家居控制器将与生活有关的各种子系统有机结合的系统。
智能家居一般要求有三大功能单元：兼容性强的智能家居控制器; 家庭布线系统设计; 家居网络构建; 在智能家居控制器的控制下，具有网络信息终端主动发布、获取和处理信息等功能，通过相应的控制单元和执行机构，实现对家居网络上家庭设备的控制和监测，实现家居系统的网络化、智能化和远程控制。
智能家居控制器可以运行于服务器，也可以运行在基于FPGA 的嵌入式系统上。
基于当前发达的网络资源、覆盖范围大的无线信号及终端设备功能的拓展，可以迅速的根据终端设备反馈的信息作出判断，同时通过控制器分析数据，并根据预设条件执行报警、记录、分析等动作。
本文构建了一种实时并行的嵌入式智能家居控制器，该系统可以根据需要进行现场编程，利用硬件描述语言实现。
完成数据验证、分析、处理、发送和保存，并通过接口传送至终端处理设备或通过INTERNET 查看现场信息，从而提高家居控制器的覆盖面和灵活性。
2 嵌入式智能家居控制器系统原理嵌入式智能家居控制器主要由Spartan-3A DSPFPGA 处理器、TMS320DM365 数字媒体处理器、无线传感器节点、检测传感器、接口模块、终端设备以及客户端构成。
由传感器采集并检测区域内数据信息，交由AC ／DC 进行数据转换;控制器负责传感器节点的总体操作，处理本身采集的数据以及由其他节点发来的数据或控制信息; 射频模块负责该节点与其他节点之间的无线通信，相互交换由汇聚节点或其他上层发来的控制信息和收发所采集的数据; 外挂电源模块供电。
《基于ARM+FPGA的嵌入式安全PLC设计与实现》一、引言随着工业自动化和智能化的快速发展，可编程逻辑控制器（PLC）作为工业控制的核心设备，其安全性和可靠性显得尤为重要。
传统的PLC设计往往面临计算能力有限、扩展性不足以及安全性不够高等问题。
为了解决这些问题，本文提出了一种基于ARM+FPGA的嵌入式安全PLC设计与实现方案。
该方案结合了ARM的高性能计算能力和FPGA的并行处理能力，实现了高效率、高安全性的PLC控制。
二、系统设计1. 硬件设计本系统采用ARM+FPGA的异构计算架构。
ARM作为主控制器，负责运行操作系统和高级算法；FPGA则用于实现高速并行数据处理和接口控制。
此外，系统还包括电源模块、存储模块、通信接口等。
（1）ARM处理器选择选用高性能的ARM Cortex-A系列处理器，具有高计算能力、低功耗和良好的扩展性。
（2）FPGA选择选用适合工业应用的FPGA芯片，具有高并行处理能力、低延迟和高可靠性。
（3）存储模块设计采用高速、大容量的存储设备，如SSD或DRAM，以满足系统对数据存储和读取的需求。
2. 软件设计软件设计包括操作系统、通信协议、安全机制等。
（1）操作系统采用实时操作系统（RTOS），以保证系统的实时性和稳定性。
（2）通信协议支持多种工业通信协议，如EtherNet/IP、Modbus等，以满足不同工业应用的需求。
（3）安全机制采用加密、认证、访问控制等安全机制，保证系统的数据安全和防止未经授权的访问。
三、关键技术实现1. ARM与FPGA的协同工作通过桥接电路实现ARM与FPGA的协同工作。
ARM负责任务调度和数据处理，FPGA负责高速并行数据处理和接口控制。
两者协同工作，实现高效的数据处理和控制。
2. 数据加密与认证采用高级加密标准（AES）对数据进行加密，保证数据在传输和存储过程中的安全性。
同时，采用数字签名技术对数据进行认证，防止数据被篡改。
3. 访问控制与权限管理通过访问控制和权限管理机制，对系统资源进行保护，防止未经授权的访问和操作。
基于ＦＰＧＡ的嵌入式系统设计
作者：周汝
来源：《电脑知识与技术·学术交流》2008年第14期
摘要：在对现有的IRL实现方案进行分析的基础上，提出了一种新的解决方案——基于FPGA设备驱动的解决方案。
该方案使用处理器控制方式结合嵌入式实时操作系统实现了通过互联网进行远程配置的功能，并且具有体系结构简单、跨平台、配置过程灵活快速、硬件成本较低等特点。
关键词：FPGA；嵌入式系统；IRL系统
中图分类号：TP393文献标识码：A文章编号：1009-3044(2008)14-20954-02
1 引言
互联网可重配置逻辑IRL(Internet Reconfigurable Logic)，是一种能够通过互联网对目标系统的硬件进行远程更新和动态重构的设计方法。
这种远程动态重构技术最早由Xinlinx等PLD 公司推出。
IRL使公共网具备了现场更新、修复和修改远程硬件的能力，目前已经被许多网络设备采用，如数字电视、家庭网关、多功能机顶盒和路由器、交换机等网络中继设备等。
采用IRL可降低对设备的维护费用，设备提供商可通过基于Internet的商业模式完成产品的更新换代与维护[1]。
基本的IRL系统由Host、Upgrade Portal、TCP/IP Network和Target四部分组成：
（1）主机(Host)：主要应用各种设计工具产生FPGA配置文件，并通过应用软件将配置文件(payload)传送到升级入口。
（2）升级入口(Upgrade Portal)：目标设备可以通过升级人口获取配置文件。
（3）TCP/IP网络(Network)：是基于TCP/IP的网络，可以是互联网也可以是局域网，由IRL系统软件提供一种基于TCP/IP的接口连接。
（4）目标系统(Target)：是需要进行硬件升级的系统，即终端设备。
该系统由微处理器、IRL系统软件、嵌入式实时操作系统和可重构器件(如FPGA)组成。
处理器与网络进行通信并与可重构器件连接。
IRL系统软件可在嵌入式实时操作系统的支持下对目标系统进行硬件升级[5]。
IRL技术的研究在国内还不多见，只有少数科研机构做了理论方面的研究。
在国际上也是刚刚起步，目前已经得到应用的IRL方案主要有以下两种：
（1）XiLinx公司的PAVE解决方案。
PAVE(PLD API for VxWorks Embedded Systems)是一个实现硬件在线可升级系统的开发框架。
它包含一个用作设备配置的应用程序接口(API)和一个在主机上与Wind River的Tornado集成开发环境一起使用的系统综合框架(SIF)。
SIF为创建和管理可升级的应用软件提供了强大而易用的框架；API则提供了C++开发支持及Xilinx FPGA配置的标准工具。
两者综合使用，使得开发网络升级配置产品更加快速和高效[1]。
（2）JBitsTM解决方案。
JBitsTM是XiLinx公司推出的用于配置FPGA的Java类库。
利用该类库再结合用于嵌入式设备的JVM虚拟机，可以实现远程现场配置FPGA，从而实现IRL。
首先，用户程序在JVM和JBits类库的支持下生成可配置的二进制比特流文件，然后比特流文件下载到FPGA中实现现场重构。
这两种方案虽然可以实现IRL的功能，但都存在硬件成本较高，配置速度慢、软硬件系统复杂的缺点。
为此本文提出了基于FPGA设备驱动的解决方案。
该方案使用处理器控制方式结合嵌入式实时操作系统实现了通过互联网进行远程配置的功能，并且具有体系结构简单、跨平台、配置过程灵活快速、硬件成本较低等特点[6]。
2 基于FPGA设备驱动的解决方案
XiLinx公司的两种IRL平台都需要有一套复杂的软件系统(JBitsTM或PAVE Framework)该系统将占用目标系统上大量资源，甚至需要有Java虚拟机的支持。
而嵌入式设备的板上资源是非常有限的，这无疑加大了IRL系统所占系统资源的比重，并且增加了开发难度和周期。
为此，可以采用一种不同的开发方法：整个软件系统可划分为四个模块：
（1）配置逻辑生成模块——该模块主要在主机端生成FPGA配置文件，并将配置文件放到主机的升级入口。
FPGA配置文件采用的是SVF(Serial Vector Format)格式，它包含了FPGA 的数据和配置指令，本模块将生成该格式的FPGA配置文件。
（2）服务器到目标设备的配置文件下载模块——即实现将主机端的配置文件写入FPGA 设备中。
主机端的以太网口作为发送配置文件的通讯端口，目标端的以太网口可作为接收配置文件的通讯端口。
该模块包括客户端程序和服务器端程序两部分，采用Socket套接字方式实现目标板与主机之间FPGA配置文件的传送。
该程序要在嵌入式实时操作系统的支持下运行[2]。
（3）实现FPGA映像装载的设备驱动模块——实现FPGA映像的装载有硬件和软件两种方法。
硬件的方法通过改变控制RAM中的配置文件从而动态更新FPGA逻辑电路：软件的方法由CPU模拟专用EPROM对FPGA进行配置。
[3]本系统中采用软件的方法，省去了FPGA 专用EPROM的成本．而且硬件电路设计简单。
在实现FPGA装载的设备驱动程序时，将设备
驱动程序和数据结构独立加以编译，成为“可安装模块”，只在需要FPGA模块工作时才将FPGA驱动模块安装入内核。
将FPGA的设备驱动程序加载到内核后，每次操作系统启动后会自动将Flash中的映像文件载人FPGA中，从而完成系统的自动配置[4]。
（4）实现FPGA映像快速装载的验证程序——该程序可直接将配置文件写入FPGA的控制RAM中．从而保证了配置过程的快速性，可以让用户提前看到新配置文件的效果。
除了以上四个模块，IRL系统还需要嵌入式实时操作系统的配合，由嵌入式实时操作系统完成对FPGA设备驱动程序的自动装载。
3 1RL系统的测试
我们对采用基于FPGA设备驱动方案的IRL系统给出了测试，表1是使用3个不同配置文件进行远程配置的比较表。
其中网络下载时间为估算值。
FPGA配置的时间由公式得到。
ARM 微处理器主频为200MHz。
每读4个字节的数据需要3个时钟，因此得到计算公式为：完成FPGA配置的时间=配置文件大小*1024/4*3/200。
4 结束语
本文介绍了IRL的相关概念，在对现有的IRL实现方案进行分析的基础上，提出了一种新的解决方案——基于FPGA设备驱动的软件配置方案。
本方案具有配置速度快、硬件成本低、FPGA驱动模块可动态加载等优点，可满足当前对远程硬件升级的要求。
在嵌入式实时操作系统的支持下，本系统可实现对可重构硬件的实时远程再配置。
IRL技术的出现已引发可编程片上系统设计的革命，采用该技术，不仅可抢占市场先机，还可以适应标准的变化。
系统可以在现场安装后进行升级和维护，可通过互联网对硬件进行远程升级。
目前，基于IRL的可升级设备的需求正在飞速增长，未来设备越来越多的要求具备可远程配置及适应性的功能。
参考文献：
[1] 徐欣,于红旗. 基于FPGA的嵌入式系统设计[M].北京：机械工业出版社,2005.
[2] 邹思铁. 嵌入式Linux设计与应用[M].北京：清华大学出版社,2002.
[3] 毛德操, 胡希明. Linux内和源代码情景分折（上册）[M].杭州：浙江大学出版社,2001.
[4] ALESSANDRORUBINI, JONATHAN CORBET. Linux设备驱动程序[M].北京：中国电力出版社,2002.
[5] CADAMBI,S. AND GOLDSTEIN,S.C.CPR.A configuration profiling tool[J].IEEE Symposium on Field-Programmable Custom Computing Machines,1999.
注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。
